计算机组成与结构(性能设计)总结 本文关键词：性能，结构，计算机，设计
计算机组成与结构(性能设计)总结 本文简介：第一章:1.whatisthecomputerarchitecture计算机体系结构是那些对程序员可见的系统属性，换句话说，这些属性直接影响到程序的逻辑执行。2.whatisthecomputerorganization计算机组成是实现结构规范的操作单元以及其相互连接。组成的属性包括那些对程序员可见
计算机组成与结构(性能设计)总结 本文内容：
第一章:
1.
what
is
the
computer
architecture
计算机体系结构是那些对程序员可见的系统属性，换句话说，这些属性直接影响到程序的逻辑执行。
2.
what
is
the
computer
organization
计算机组成是实现结构规范的操作单元以及其相互连接。组成的属性包括那些对程序员可见的硬件细节，如控制信号、计算机和外设的接口以及储存器使用的技术。
3.
what
is
the
structure
of
a
computer
system
分层性质的系统。是由一系列互相关联的子系统，每个子系统又在结构上分层，直到分成我们所能达到的一些基本子系统的最低级。
4.
what
are
the
functions
of
a
computer
---处理数据(Data
processing)---数据的储存(Data
storage)---数据传送(Data
movement)---对之前的三种功能进行控制(Control)。
5.
describe
the
principal
elements
of
a
computer
---中央处理器（CPU）---主储存器---I/O---系统互连：
6.
describe
the
principal
elements
of
a
CPU
---控制单元---算术逻辑单元（ALU）---寄存器---CPU内部互连
第二章
1.
Describe
the
structure
of
von
Nuemann
machine:
---主储存器---算术逻辑运算单元（ALU）---控制器---输入/输出设备（I/O）。
2.
Describe
the
Stored
Program
concept
程序以某种形式与数据一同存在储存器中，编程的过程就可以简化。这样，计算机就可以通过在储存器中读取程序来获取指令，而且通过设置一部分储存器的值就可以编写和修改程序。
3.
Describe
moore’s
law
摩尔定律指的是单芯片上所能包含的晶体管数量每年翻一番，并且这种态势在不远的将来还会一直走下去。
4.
Describe
the
ways
to
speed
up
the
microprocessor
---流水线技术---加入cache，L1
数据储存:储存器指令;
数据传送:I/O指令;
控制：测试和分支（branch）指令。
地址数目：
有单地址指令，两地址指令，三地址指令三种方式。
单地址指令：这在早先机器中是很普遍的，其隐含地址是被称为累加器的CPU寄存器。累加器提供一个操作数，且结果被保存回累加器。
第十一章
寻址方式：
---立即寻址：殉职的最简单的形式是立即寻址。优点：除了取指指令外，获得操作数不要求另外的储存器访问，于是节省了一个储存器或高速缓存周期。其缺点是数的大小受限于地址字段的长度，而在大多数指令集中此字段长度与子长度相比是比较短的。
---直接寻址：只要求一次储存器访问，而且不需要为生成地址的专门计算。不足是只能提供有限的地址空间。
---间接寻址：让地址字段指示一个储存器字地址，而此地址处保存有操作数的全长度地址。优点是对于N位字长来说能有2的N次方个地址可用。缺点是为了取一个操作数，指令执行需要两次访问储存器，第一次为了得到地址，第二次才是得到它的值。
---寄存器寻址：类似于直接寻址。唯一的不同是地址字段指的是寄存器而不是一个主存地址
优点：一是指令中需要一个较小的地址字段，二是不需要储存器访问。缺点是地址空间十分有限。
---寄存器间接寻址：类似于间接寻址。两种情况唯一的不同是，地址字段指的是储存器位置还是寄存器。
---偏移寻址：三种偏移寻址---相对寻址---基址寄存器寻址---变址
第十二章
指令周期:
---取址:将下一条指令由储存器读入ＣＰＵ
---执行:解释操作码并完成指定的操作---中断:若中断是允许的并且有中断发生,则保存当前进程的状态并为此中断
间接周期:
流水线策略：
对处理进行如下分解
---取指令(FI)
---译码指令(DI)
---计算操作数(CO)
---取操作数(FO)
---执行指令(EI)
---写操作数(WO)
写后读相关性也是真相关
读后写也是反相关
写后写是输出相关
处理分支指令
方法:---多个指令流
---预取分支目标
---循环缓冲器
---分支预测
---延迟分支
多个指令流:复制流水线的开始部分,并允许流水线同时取这两条指令,使用两个指令流.带来的问题有1.使用多个流水线,会对有寄存器和储存器访问的竞争延迟.2.在原先的分支判断还没有解决之前,可能又有另外的分支指令进入流水线.
预取分支目标:
识别出一个条件分支指令时,除了取此分支指令之后的指令外,分支目标出的指令也被取来.这个目标被保存直到分支指令被执行.若是分支发生,则目标已经被预取来了.
缓冲储存器:取址阶段维护的一个小的但极高速的储存器,含有n条最近顺序取来的指令.若一个转移将要发生,硬件首先检查转移目标是否在此缓冲器中.若是,则下一条指令由此缓冲器取得.非常适合循环或迭代.
分支预测:
预测绝不发生,预测总是发生,依操作码预测,发生/不发生切换,转移历史表.
延迟分支:改进流水性能的另一可能方法是自动重排程序中的指令,这样可以把一条分支指令移到实际所期望的位置之后.
第十三章
计算机诞生以来主要的进步有：---系列概念(family
concept)---微程序式控制器(micro
programmed
control
unit)---高速缓存存储器(cache
memory)---流水(pipelining)---多个处理器(multipleprocessors)---精简指令集计算机（RISC）结构
RISC
Characteristics
?
One
instruction
per
cycle
?
Register
to
register
operations
?
Few,simple
addressing
modes
?
Few,simple
instruction
formats
?
Hardwired
design
(no
microcode)
?
Fixed
instruction
format
?
More
compile
time/effort
RISC
v
CISC
?
Not
clear
cut
?
Many
designs
borrow
from
both
philosophies
?
e.g.
PowerPC
and
Pentium
II
RISC与CISC特征对比
CISC(复杂指令集计算机)和RISC(精简指令集计算机)是当前CPU的两种架构。它们的区别在于不同的CPU设计理念和方法。早期的CPU全部是CISC架构，它的设计目的是要用最少的机器语言指令来完成所需的计算任务。RISC和CISC是设计制造微处理器的两种典型技术，虽然它们都是试图在体系结构、操作运行、软件硬件、编译时间和运行时间等诸多因素中做出某种平衡，以求达到高效的目的，但采用的方法不同，因此，在很多方面差异很大，它们主要有：
（1）指令系统：RISC设计者把主要精力放在那些经常使用的指令上，尽量使它们具有简单高效的特色。对不常用的功能，常通过组合指令来完成。因此，在RISC机器上实现特殊功能时，效率可能较低。但可以利用流水技术和超标量技术加以改进和弥补。而CISC计算机的指令系统比较丰富，有专用指令来完成特定的功能。因此，处理特殊任务效率较高。
（2）存储器操作：RISC对存储器操作有限制，使控制简单化；而CISC机器的存储器操作指令多，操作直接。
（3）程序：RISC汇编语言程序一般需要较大的内存空间，实现特殊功能时程序复杂，不易设计；而CISC汇编语言程序编程相对简单，科学计算及复杂操作的程序社设计相对容易，效率较高。
98年
Cyrix
生产的“CPU”
（4）中断：RISC机器在一条指令执行的适当地方可以响应中断；而CISC机器是在一条指令执行结束后响应中断。
（5）CPU：RISCCPU包含有较少的单元电路，因而面积小、功耗低；而CISCCPU包含有丰富的电路单元，因而功能强、面积大、功耗大。
（6）设计周期：RISC微处理器结构简单，布局紧凑，设计周期短，且易于采用最新技术；CISC微处理器结构复杂，设计周期长。
（7）用户使用：RISC微处理器结构简单，指令规整，性能容易把握，易学易用；CISC微处理器结构复杂，功能强大，实现特殊功能容易。
（8）应用范围：由于RISC指令系统的确定与特定的应用领域有关，故RISC机器更适合于专用机；而CISC机器则更适合于通用机。
RISC流水线技术
指令周期有两个阶段:---I：取指令
---E：执行
对于装载和保护操作需要三个阶段：---I：取指令
---E：执行（计算存储器地址）
---储存（寄存器到储存器或储存器到寄存器操作）
E通常涉及一个ALU操作，所以分为两个子阶段：
---E1：寄存器组读
---E2：ALU操作和寄存器写
流水线的优化：
1.延迟分支：它利用了分支指令直到下面一条指令之后才产生影响的这一天特点，在分支指令之后安排一条有用指令来替代仅为延迟的空操作。
2.循环展开：通过以下方法来提高性能的---降低循环开销---通过提升流水线性能来提高指令并行性---提高寄存器、数据高速缓存或页表快速缓存。
第十四章
什么是超标量
---在不同流水线中独立执行指令的能力
---对RISC和CISC同样适用
---多数应用于RISC
限制：指令级并行性：指的是程序指令能并行执行的程度。
---真实数据相关性：写后读相关性
---反相关性：读后写相关性
---输出相关性：写后写相关性
---过程相关性：分支（发生或不发生转移）之后的指令有对分支指令的过程相关性，而且直到分支指令被执行之前它们不能去执行。
---资源冲突：资源冲突是两个或多个指令同时竞争同一资源。资源的例子包括储存器、cache、总线、寄存器组端口和功能单元（如ALU加法器）
指令发射策略：
按序发射按序完成：严格的按照顺序执行的那个顺序发射指令，并以同样的顺序写结果。
按序发射乱序完成：
乱序发射乱序完成：
限制：I1执行要求两个执行周期
I3和I4为使用同一功能单元而发生冲突
I5依赖于I4产生的值
I5和I6为使用同一功能单元而发生冲突。
加强并行性的两种方法是：
---硬件技术
---编译器优化技术
机器并行性：
提高性能的三种硬件技术：资源复制、乱序发射和重命名。
没有寄存器重命名而添加功能单元可能不会很有价值。
需要足够大的指令窗口。
寄存器重命名（资源复制）
本质上，寄存器由处理器硬件动态分配，并且它们与各时间点指令所需值相关。当一个新寄存器值产生时（即当一条以寄存器为目标操作数的指令执行时），一个新寄存器分配给那个值。
延迟分支：
RISC
-
Delayed
Branch
?
Calculate
result
of
branch
before
unusable
instructions
pre-fetched
?
Always
execute
single
instruction
immediately
following
branch
?
Keeps
pipeline
full
while
fetching
new
instruction
stream
?
Not
as
good
for
superscalar
Multiple
instructions
need
to
execute
in
delay
slot
Instruction
dependence
problems
?
Revert
to
branch
prediction
超标量执行：
Superscalar
Implementation
?
Simultaneously
fetch
multiple
instructions
?
Logic
to
determine
true
dependencies
involving
register
values
?
Mechanisms
to
communicate
these
values
?
Mechanisms
to
initiate
multiple
instructions
in
parallel
?
Resources
for
parallel
execution
of
multiple
instructions
?
Mechanisms
for
committing
process
state
in
correct
order
第十五章
CPU所需要处理的事项如下：
1.操作（操作码）2.寻址方式3.寄存器组4.I/O模块接口5.内存模块接口6.中断
微操作：一个程序的执行是由指令的顺序执行组成。每条指令的执行是一个指令周期，每个指令周期由更短的子周期（如取址、间接、执行、中断）组成。每个子周期的完成又涉及一个或多个更短的操作。
取址周期：
涉及到4个寄存器
---储存器地址寄存器（MAR）：连接到系统总线的地址线。它指定了读、写操作的内存地址。
---储存器缓冲寄存器（MBR）：连接到系统总线的数据线。它存放将被存入内存的值或最近从内存读取出的值。
---程序计数器（PC）：保存待取的下一条指令的地址。
---指令寄存器（IR）：保存最近取来的指令。
取址操作事件的顺序：
第一个时间单位
PC内容传送到MAR。
第二个时间单位
被MAR指定的内存中的内容存放到MBR中，PC递增1.
第三个时间单位
传送MBR的内容到IR
事物流动遵守的原则：1.事件的流动顺序必须是恰当的。于是，（MAR<-(PC)）必须先于（MBR<-内存），因为内存读取操作要使用MAR中的地址。2.必须避免冲突。不要试图在一个时间单位里去读、写同一个寄存器，苟泽结果是不可预料的。
间接周期：
包括了下列微操作：
t
1:
MAR
<-
(IR(地址))
t
2:
MBR
<-
内存
t
3:
IR(地址)
<-
(MBR(地址))
中断周期微操作步骤：
t
1:
MBR
<-
（PC）
t
2:
MAR
<-
保存地址
PC
<-
子程序地址
t
3:
内存
<-
（MBR）
执行周期
e.g.
ADD
R1,X
-
add
the
contents
of
location
X
to
Register
1,result
in
R1
?
t1:
MAR
<-
(IRaddress)
?
t2:
MBR
<-
(memory)
?
t3:
R1
<-
R1
+
(MBR)
ISZ
X
（递增，若为0则跳步）
t1:
MAR
←
(IRaddress)
t2:
MBR
←
(memory)
t3:
MBR
←
(MBR)
+
1
t4:
memory
←
(MBR)
if
(MBR)
==
0
then
PC
←
(PC)
+
1
BSA
X
(转移并保存地址)
t1:
MAR
<-
(IRaddress)
MBR
<-
(PC)
t2:
PC
<-
(IRaddress)
memory
<-
(MBR)
t3:
PC
<-
(PC)
+
1
指令周期分为：取指
间接
执行
中断。
第十六章
使用微程序实现控制器的优点在于，简化了控制器的设计任务，实现起来即成本较低，也能减少出错机会。硬布线控制器需要一个复杂的逻辑，用来使指令周期的众多微操作按序执行。而微程序控制器的译码器和定序逻辑单元式很简单的逻辑电路。
微程序控制器的主要缺点是：要比采用相同或相近半导体工艺的硬布线控制器慢一些。尽管如此，由于它的易实现性，使微程序设计成为当今CISC控制器的主导技术。而对于RISC处理器，由于它们的简单指令格式，一般使用硬布线控制器。
硬布线控制器与微程序控制器的对比
CISC更适于采用微程序控制，而RISC更适于采用硬布线控制逻辑。
硬布线控制器与微程序控制器相比较，在操作控制信号的形成上有较大的区别外，其它没有本质的区别。对于实现相同的一条指令，不管是采用硬布线控制还是采用微程序控制技术，都可以采用多种逻辑设计方案，导致了各种不同的控制器在具体实现方法和手段上的区别，性能差异。
硬布线控制与微程序控制的主要区别归纳为如下方面：
实现方式
微程序控制器的控制功能是在存放微程序存储器和存放当前正在执行的微指令的寄存器直接控制下实现的，而硬布线控制的功能则由逻辑门组合实现。微程序控制器的电路比较规整，各条指令信号的差别集中在控制存储器内容上，因此，无论是增加或修改指令都只要增加或修改控制存储器内容即可，若控制存储器是ROM，则要更换芯片，在设计阶段可以先用RAM或EPROM来实现，验证正确后或成批生产时，再用ROM代替。硬布线控制器的控制信号先用逻辑式列出，经化简后用电
路来实现，因此，显得零乱复杂，当需要修改指令或增加指令时就必须重新设计电路，非常麻烦而且有时甚至无法改变。因此，微操作控制取代了硬布线控制并得到
了广泛应用，尤其是指令复杂的计算机，一般都采用微程序来实现控制功能。
性能方面
在同样的半导体工艺条件下，微程序控制的速度比硬布线控制的速度低，因为执行每条微程序指令都要从控制存储器中读取，影响了速度；而硬布线控制逻辑主要
取决于电路延时，因而在超高速机器中，对影响速度的关键部分如核心部件CPU，往往采用硬布线逻辑实现。近年来，在一些新型计算机系统中，例如，RISC(精简指令系统计算机)中，一般都选用硬布线逻辑电路
控制储存器的作用：The
control
unit
of
a
processor
performs
two
tasks:
(1)
It
causes
the
processor
to
execute
micro-operations
in
the
proper
sequence,determined
by
the
program
being
executed,and
(2)
it
generates
the
control
signals
that
cause
each
micro-operation
to
be
executed.
双地址字段得到下一地址的来源有：两个地址字段和指令寄存器。
单地址得到下一地址的来源是：---地址字段
---指令寄存器代码
---下一顺序地址
第十七章
计算机系统类型：---单指令单数据流（SISD）
---单指令多数据流（SIMD）
---多指令单数据流（MISD）
---多指令多数据流（MIMD）
对称多处理器（SMP）优点：---性能:如果可以对一台计算机完成的工作进行组织，使得某些工作部分能够并行完成，则具有多个处理器的系统与具有相同类型的单个处理器的系统相比，将产生更高的性能。---可用性：在一个对称多处理器中，所有处理器都能完成同样的功能，故单个处理器的故障不会造成系统的停机，系统可以在性能降低的情况下继续运行。---增量式增长：用户可以通过在系统中添加处理器来提高系统性能。---可扩展：厂商能提供一个产品范围，它们基于系统中配置的处理器数目不同而有不同的价格和性能特征。
分时共享总线应提供如下特征：
1.
寻址：必须能区别总线上各模块，以确定数据的源和目标
2.
仲裁：任何I/O模块都能临时行驶主控器功能。因此需要提供一种机制来对总线控制的竞争请求进行仲裁，这可使用某种类型的优先级策略
3.
分时复用：当一个模块正在控制总线时，其他模块是被锁住的，而且需要的话，应该挂起它的操作直到当前的总线访问被完成。
分时共享总线：
Simplest
form
?
Structure
and
interface
similar
to
single
processor
system
?
Following
features
provided
o
Addressing
-
distinguish
modules
on
bus
o
Arbitration
-
any
module
can
be
temporary
master
o
Time
sharing
-
if
one
module
has
the
bus,others
must
wait
and
may
have
to
suspend
?
Multiple
processors
as
well
as
multiple
I/O
modules
attempting
to
gain
access
to
one
or
more
memory
module
via
the
bus
Time
Share
Bus
-
Advantages
?
Simplicity
简单性
?
Flexibility
灵活性
?
Reliability
可靠性
Time
Share
Bus
–
Disadvantage
缺点
?
Performance
limited
by
bus
cycle
time
?
Each
processor
should
have
local
cache
Reduce
number
of
bus
accesses
?
Leads
to
problems
with
cache
coherence
Solved
in
hardware
-
see
later
Central
Control
Unit
中央控制单元
优点：
Can
buffer
requests
Performs
arbitration
and
timing
Pass
status
and
control
Perform
cache
update
alerting
Cache
Coherence
and
MESI
Protocol
Cache一致性和MESI协议
?
Problem
-
multiple
copies
of
same
data
in
different
caches
?
Can
result
in
an
inconsistent
view
of
memory
?
Write
back
policy
can
lead
to
inconsistency
?
Write
through
can
also
give
problems
unless
caches
monitor
memory
traffic
Software
Solutions
?
Compiler
and
operating
system
deal
with
problem
?
Overhead(系统开销)
transferred
to
compile
time
?
Design
complexity
transferred
from
hardware
to
software
?
However,software
tends
to
make
conservative
decisions
Inefficient
cache
utilization
?
Analyze
code
to
determine
safe
periods
for
caching
shared
variables
共享变量
篇2：机组A级检修试运计划
机组A级检修试运计划 本文关键词：检修，机组，计划
机组A级检修试运计划 本文简介：6号机组A级检修试运计划序号项目备注（第31天）5月30日1电除尘开始做升压试验10天时间2汽前泵电机空试2天试运前应具备以下条件1、电机电流、轴承温度、线圈温度测点恢复完毕2、电机轴承温度高跳泵联锁保护试验完成3、各轴承油杯油位正常（第33天）1闭式水系统阀门调试1天2闭式循环水泵电机空试2天试运
机组A级检修试运计划 本文内容：
6号机组A级检修试运计划
序号
项目
备注
（第31天）5月30日
1
电除尘开始做升压试验
10天时间
2
汽前泵电机空试
2天
试运前应具备以下条件
1、
电机电流、轴承温度、线圈温度测点恢复完毕
2、
电机轴承温度高跳泵联锁保护试验完成
3、各轴承油杯油位正常
（第33天）
1
闭式水系统阀门调试
1天
2
闭式循环水泵电机空试
2天
试运前应具备以下条件
1、
电机电流、轴承温度、线圈温度测点恢复完毕
2、电机轴承温度高跳泵联锁保护试验完成
（第34天）
1
喷燃器摆角调试验收
2天
2
脱硝吹灰器调试
1天
3
炉侧汽水系统阀门调试
4天
4
机侧汽水系统阀门开始调试
6天
5
送风机、一次风机油站调试
2天
（第35天）
1
烟风系统、二次风小分门挡板门调试
6天
2
EH油箱回油并进行滤油工作
若完成早可提前回油
3
送、引风机及一次风机挡板门调试
1天
4
机侧与辅汽联箱相连的阀门调试
1天
（第36天）
1
主机油箱和小机油箱开始回油，并进行滤油工作
若完成早可提前回油
2
闭式水系统试运
2天
试运前应具备以下条件
1、
热工测点恢复完毕
2、
闭冷泵及闭式水箱联锁保护试验完成
3、
凝补水系统具备投运条件
4、恢复闭式水系统
3
凝泵电机空试
3天
试运前应具备以下条件
1、
电机电流、轴承温度、线圈温度测点恢复完毕
2、
电机相关联锁保护试验完成
3、投入凝泵电机冷却水系统、上下轴承油位正常
4
真空泵电机空试
3天
试运前应具备以下条件
1、
电流测点恢复完毕
2、事故按钮跳闸回路试验完毕
5
脱硫海水增压泵电机和曝气风机电机空试
3天
6
辅汽联箱具备投运条件
1天
（第37天）
1
循环水泵电机空试
2天
试运前应具备以下条件
1、
电机电流、轴承温度、线圈温度测点恢复完毕
2、电机轴承温度高跳泵联锁保护试验完成
3、电机及轴承冷却水投入
2
循环水系统阀门调试
1天
3
凝汽器灌水查漏
5天
试运前应具备以下条件
1、
凝汽器测点恢复完毕
2、
13.7米以下凝结水系统、高低加疏水放气系统、轴封系统、主汽再热汽及疏水系统、高低压旁系统、真空系统、小机蒸汽及轴封系统、与凝汽器相连的所有疏放水门检修工作结束。
3、凝补水系统具备投运条件
4
送风机、一次风机电机空试
2天
5
省煤器和水冷壁化学清洗
2天
（第38天）
1
引风机电机油系统试运
1天
（第39天）
1
制粉系统挡板门、阀门调试
5天
2
省煤器输灰系统调试
2天
（第40天）
1
引风机电机空试
电机基础二次灌浆需提前6天完成
2
磨煤机密封风机电机空试
1天
3
引风机冷却风机试运
1天
（第41天）
1
凝结水系统试运
2天
试运前应具备以下条件
1、
热工测点恢复完毕
2、
凝泵联锁保护试验完成
3、
系统恢复
4、闭冷水投入
2
EH油系统试运
1天
试运前应具备以下条件
1、
热工测点恢复完毕
2、
联锁保护试验完成
3、
恢复系统，闭冷水投入
4、油质合格
3
汽水、吹灰系统阀门调试
2天
4
除氧器开始上水
1天
试运前应具备以下条件
1、
除氧器测点恢复完毕
2、
除氧器联锁保护试验完成
3、系统恢复
5
电动给水泵试运
1天
试运前应具备以下条件
1、
热工测点恢复完毕
2、
电泵联锁保护试验完成
3、
系统恢复，闭冷水投入正常
4、油系统油质合格，运行正常
（第42天）
1
小机油泵开始试运
2天
试运前应具备以下条件
1、
热工测点恢复完毕
2、
小机油泵联锁保护试验完成
3、
恢复系统
4、油质合格
2
主机润滑油辅助油泵电机空试
2天
试运前应具备以下条件
1、
电流测点恢复完毕
2、事故按钮跳闸回路试验完毕
3
密封油泵电机空试
2天
试运前应具备以下条件
1、
电流测点恢复完毕
2、事故按钮跳闸回路试验完毕
4
循环水系统开始充水
1天
试运前应具备以下条件
1、
循环水系统热工测点恢复完毕
2、
循环水系统阀门调试结束
3、
循环水工作结束，系统恢复
5
发电机定冷水系统试运
2天
试运前应具备以下条件
1、
热工测点恢复完毕
2、
定冷水泵空试电机完毕
3、
定冷水泵联锁保护试验完成
4、系统恢复，水箱水质合格，发电机定冷水倒排空气结束
6
空预器调试
2天
7
锅炉水压试验
2天
（第43天）
1
汽泵前置泵试运
2天
试运前应具备以下条件
1、
热工测点恢复完毕
2、
联锁保护试验完成
3、
系统恢复，闭冷水投入正常
4、各轴承油杯油位正常
（第44天）
1
磨煤机电机空试
2天
2
给煤机调试
2天
3
锅炉风机联锁保护试验
1天
4
6大风机试运（锅炉风压试验）
1天，捞渣机注水时淹没脚手架，风压试验结束后立即放水
5
风量标定
1天
6
捞渣机调试
1天
7
磨煤机密封风机调试
1天
8
FSSS系统试验
根据风压试验情况第44天或45天进行
（第45天）
1
循环水泵试运
2天
试运前应具备以下条件
1、
热工测点恢复完毕
2、
联锁保护试验完成
3、
系统恢复，具备通水条件
2
主机冷油器冷却水增压泵试运
1天
试运前应具备以下条件
1、
热工测点恢复完毕
2、联锁保护试验完成
3、循环水系统投入
4、主机冷油器冷却水系统具备通水条件
3
脱硫海水增压泵试运
1天
4
脱硫增压风机试运
1天
5
脱硫塔试运
1天，与海水增压泵试运一起
6
高压主汽门、调门活动试验
1天
试运前应具备以下条件
1、EH油质合格，系统运行正常
7
主机润滑油系统试运
2天
试运前应具备以下条件
1、
热工测点恢复完毕
2、
联锁保护试验完成
3、
系统恢复
4、
油质合格
（第46天）
1
主机ETS试验和大联锁试验
1天
2
密封油系统试运
1天
试运前应具备以下条件
1、
热工测点恢复完毕
2、
联锁保护试验完成
3、
系统恢复
4、油质合格
3
发电机风压试验
2天
（第47天）
1
所有热工联锁保护试验完成
1天
（第48天）
1
发电机充氢
1天
2
锅炉点火
前夜
（第49天）
1
不同转速下转子交流阻抗试验
升速过程中
2
汽轮机转子找动平衡
（第50天）
1
发电机低励限制参数测试
汽轮机3000rpm状态下
2
发电机励磁参数、阶跃特性测试
汽轮机3000rpm状态下
3
发电机开短路试验
汽轮机3000rpm状态下
4
发变组二次电压向量测试试验
汽轮机3000rpm状态下
5
零起升压试验
合216开关岛琅I线充电
6
发电机假同期试验
7
电气超速试验
汽轮机3000rpm状态下
8
注油试验
汽轮机3000rpm状态下
9
机组自动主汽门、调速汽门严密性及关闭时间试验
10
机组并网
（第51天）
1
励磁系统PSS试验
机组负荷50%、100%
2
发电机进相试验
机组负荷50%、75%、100%
3
一次风机RB试验
机组负荷620MW以上
4
一次调频试验
机组负荷60%以上
5
AGC试验
机组负荷50%—100%
篇3：计算机组成实验报告汇总
计算机组成实验报告汇总 本文关键词：汇总，实验，计算机，报告
计算机组成实验报告汇总 本文简介：计算机组成与体系结构实验报告实验项目一一、实验目的通过了解高级语言源程序和目标机器代码的不同表示及其相互转换，深刻理解高级语言和机器语言之间的关系，以及机器语言和不同体系结构之间的关系。二、实验要求：在VC6.0中创建下列源程序#includevoidmain(){inti=100;intj=-1;
计算机组成实验报告汇总 本文内容：
计算机组成与体系结构
实验报告
实验项目一
一、
实验目的
通过了解高级语言源程序和目标机器代码的不同表示及其相互转换，深刻理解
高级语言和机器语言之间的关系，以及机器语言和不同体系结构之间的关系。
二、
实验要求：
在VC6.0中创建下列源程序
#include
void
main()
{
int
i=100;
int
j=-1;
int
k;
k=i+j;
printf(“%d“,k);
}
然后对该程序进行编译、链接，最终生成可执行目标代码。
三、
实验报告
1.给出做实验的过程.
关键代码如下：
2.
给出源程序（文本文件）的内容（用十六进制形式表示）。
3.
给出可执行目标文件（二进制文件）的内容（用十六进制形式表示）。
4.
VC6.0调试环境：设置断点、单步运行、变量的值（十进制、十六进制）、变量的地址、变量的存储。
断点设置如下：
变量的值十进制：
变量的值十六进制：
变量的地址：
5.
VC6.0反汇编：查看源程序对应的汇编程序、可执行目标程序的二进制编码、了解如何给变量分配内存、系统函数程序段的调用。
6.
分析或回答下列问题。
（1）分析同一个源程序在不同机器上生成的可执行目标代码是否相同。
不相同。因为不同的机器硬件的组成不同，因此同一个源程序在不同的机器上生成的目标文件不同。
（2）你能在可执行目标文件中找出函数printf（）对应的机器代码段吗？能的话，请标示出来。
不能。因为源程序中的printf函数在可执行文件中已转换为机器语言。被翻译的机器语言中有printf函数，但是不知道是从哪一段开始翻译的。
（3）为什么源程序文件的内容和可执行目标文件的内容完全不同？
源程序文件可以直接编写。可执行文件是被言翻译过后的。
四、
实验总结和体会：
本次实验让我明白了通过vc6.0这个软件编写出来的高级语言源程序与目标机器代码的不同表示及其相互转换，深刻理解了内存的分配与机器码的相关知识，以及机器语言和不同体系结构之间的关系，使得课本上的知识与实验上的知识相结合。
实验项目二
一、实验目的：
1.通过无符号数和带符号整数之间的相互转换来理解无符号数和补码整数的表示。
2.了解字符、汉字的机器表示。
3.了解IEE754浮点数在机器中的应用，特别是一些特殊值的处理。
二、实验要求：
1.编写程序分析C语言中不同类型数据在计算机内部的表示。
2.验证教材表2.2中的关系表达式的结果，并编程得出第二章习题8的表中结果。
3.通过编程得出float和double类型的精度（即十进制有效位的位数）：检查“-8.0/0”、“sqrt（-4.0）”的运算结果，并将“-8.0/0”和“-8/0”的运行结果进行比较。
三、实验报告：
1.分析下列源程序中的变量在机器内是如何表示的，并给出程序的执行结果，要求给出分析过程。
#include
void
main(){
unsigned
short
i=65535;
int
j=-2147483648;
int
k=65536;
char
c1=
/n,c2=
x
;
float
x=100.25671;
double
y=567.89;
charstr=“01as计算机/n0
1
a
s//“;
printf(“%u/n“,j);
printf(“%f/n“,x);
printf(“%1d/n“,y);
printf(“%s/n“,str);
printf(“%d/n“,i*i);
}
根据实验结果，回答下列问题：
（1）你的机器字长多少位？int类型的位数、最小值和最大值各是多少？
答：机器字长：32位；int类型位数：32位；最小值：-2147483648；
最大值：2147483647
（2）在你的机器上，-1用int类型和unsiged
int类型表示的结果分别是多少？
2.编写程序验证教材表2.2中的关系表达式的结果，并编程得出第二章习题8的表中结果。要求给出分析过程。
验证2.2：
3.
通过编写程序回答下列问题（要求给出分析过程）：
（1）float类型和double类型的精度各是多少？（即十进制有效位的位数）
float精度是8位，double精度是16位。
（2）在你的机器上，“负数开方”是如何处理的?（如“-8.0/0”、“sqrt（-4.0）”的运算结果）
（3）在你的机器上，整数除0和浮点数除0的运行结果各是什么？为什么会有不同的运行结果？并将“-8.0/0”和“-8/0”的运行结果进行比较。
-8/0:
-8.0/0:
四、实验总结和体会：
我了知道了无符号数和带符号整数之间的相互转换来理解无符号数和补码整数的表示，以及一些简单的字符和汉字的机器表示，此外还了解了IEE754浮点数在机器中的应用。
实验项目三
五、
实验目的
1.了解数据在机器中的存放方式（存放顺序、对其方式）。
2.了解无符号数和带符号整数是如何进行扩展的。
3.不同数据类型之间是如何进行转换的。
六、
实验要求：
1.设计一个程序以检验你的机器是大端方式还是小端方式。以及检查内存变量（如结构或数组）是否按边界对其。
2.通过编程得出无符号数和带符号整数是如何进行扩展的。
3.编写程序说明不同数据类型之间进行转换时在表数范围和精度上的变化。
（1）给定一个short型数据-12345，分别转化为int、unsigned
short、unsigned
int、float类型的数据；
（2）给定一个int型数据2147483647，分别转化为short、unsigned
short、unsigned
int、float、double类型的数据；
（3）给定一个float型数据123456.789e5，转化成int、double型数据；
（4）给定一个double型数据123456.789e5，转化成int、float型数据。
七、
实验报告
1.给出源程序（文本文件）和执行结果。并回答下列问题。
（1）你的机器是大端方式还是小端方式？
大端方式
（2）内存变量是否按照边界对其？
2.分析下列源程序中的变量在机器内是如何表示的，以及各变量对应的十进制真值是多少，并说明无符号数和带符号整数的扩展操作方式是否相同？各是如何进行的？要求给出分析过程。
#include
void
main()
{
short
si
=
-32768;
unsigned
short
usi
=
si;
int
i
=
si;
unsigned
ui
=
usi;
}
无符号数和带符号整数的扩展操作方式不相同，无符号数扩展高位补0，有符号整数扩展高位补符号位。
3.给出源程序（文本文件）和执行结果，并回答下列问题：
（1）补码整数（如int型数）是否总能转换为等值的float类型数据？为什么？
int型数总能转换为等值的float型数据。因为float型数据的精度比int型数高。
（2）float型数据是否总能转换成等值的double型数据？为什么？
当float型数据的范围超出了float本来可以表示的精度范围时，float型数据就不能等值的转换为double型。因为double型数据表示的有效位数有12~14位。而float型数据只有5~7位。
（3）长数被截断成短数后可能发生什么现象？为什么？
当长数超出了短数的表示范围之后，若是被截断成短数，就会造成溢出。
4.分析下列源程序的执行结果，并给出分析过程。
#include
void
main()
{
float
x=-1.5e38;
float
y=1.5e38;
float
z=1.0;
int
i=(x+y)+z==z+(y+z);
printf(“%d/n“,i);
}
(x+y)+z这个式子的值为1.0，而x+(y+z)的值并不是1.0而是0，因为x+(y+z)中先计算(y+z)，而y=1.5e38,z=1.0浮点数相加需要先对阶，当对阶之后(y+z)就约等于y,所以x+(y+z)得值为0，所以这两个式子的结果是不相等的。
实验项目四
一、实验目的：
1.了解数据的校验机制。2.掌握海明码校验实施过程（选做）。3.掌握循环冗余码校验实施过程（选做）。
二、实验要求：
1.设计一个程序模拟奇偶校验实施过程（提示：主函数、发送函数、传输函数、校验函数）。
2.设计一个程序模拟海明码校验实施过程（提示：主函数、发送函数、传输函数、校验函数、纠错函数）。
3.设计一个程序模拟循环冗余码校验实施过程（提示：主函数、发送函数、传输函数、校验函数、纠错函数）。
三、实验报告：
1.给出源程序和执行结果。
#include
“stdio.h“#include
“stdlib.h“#include
“time.h“//校验函数
int
checked(int
data)
{
int
x
=
data;
int
count
=
0;
while
(x)
{
count
++;
x
=
x
}
if(count%2==1)return
data|0x80;
else
return
data;
}
//随机产生出错位
int
random(int
data)
{
int
x,p;
time_t
t;
srand(time(
x=rand()%9;
printf(“产生的随机数为：%d/n“,x);
if
(x)
{
p=data^(1
#include
#define
M
10
#define
N
100000
/*
#define
M
100
#define
N
10000/
/*
#define
M
1000
#define
N
1000/
/*
#define
M
10000
#define
N
100
#define
M
100000
#define
N
10/
void
assign_array_rows()
{
int
i,j;
static
short
a[M][N];
//short
a[M][N];
LARGE_INTEGER
start,finish,times;
QueryPerformanceFrequency(
QueryPerformanceCounter(
for(i
=
0;
i列.
2.
分析说明数组A分配在静态存储区，堆区和栈区，对for循环段的执行效率有没有影响。
由上图可以看出，数组A分配在静态存储区的访问速度，无论是行优先还是列优先都快于将数组分配在堆区和栈区。
4、
总结体会
本次实验本小组成员对程序在内存空间分配上有了进一步的了解，知道了数组的访问是如何进行的，在以后的编写程序中会更加有帮助，使得程序的执行更加的快。
实验项目一：算术逻辑运算实验
一、实验目的：
1.掌握简单运算器的组成以及数据传送通路。
2.验证运算功能发生器（74LS181）的组合功能。
3.按给定的数据完成几种指定的算术逻辑运算。
二、实验重点：
1.数据的传送
2.运算功能发生器（74LS181）的引脚功能的应用
三、实验难点：
1.工作过程的理解
四、实验任务：
1.计算74（加）26
2.计算74（减）26
3.计算-74（加）26
4.计算74（减）-26
5.计算74（与）26
6.计算74（或）267.完成《实验指导书》P7表1-2中指定的运算(选做)
五、实验原理：
实验中所用的运算器数据通路如上图所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入连至数据总线，数据输入开关用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。运算器的输出经过一个三态门（74LS245）和数据总线相连。数据显示灯已和数据总线相连，用来显示数据总线内容。
表1-1
74LS181功能表
S3
S2
S1
S0
M=0（算术运算）
M=1
（逻辑运算）
CN=1无进位
CN=0有进位
0
0
0
0
F=
F=A加1
F=
0
0
0
1
F=
F=（）加1
F=
0
0
1
0
F=
F=（）加1
F=
0
0
1
1
F=0减1
F=0
F=
0
1
0
0
F=加
F=加加1
F=
0
1
0
1
F=（）加
F=（）加加1
F=
0
1
1
0
F=减减1
F=减
F=
0
1
1
1
F=减1
F=
F=
1
0
0
0
F=加
F=加加1
F=
1
0
0
1
F=加
F=加加1
F=
1
0
1
0
F=（）加
F=（）加加1
F=
1
0
1
1
F=减1
F=
F=
1
1
0
0
F=加
F=加加1
F=1
1
1
0
1
F=（）加
F=（）加加1
F=
1
1
1
0
F=（）加
F=（）加加1
F=
1
1
1
1
F=减1
F=
F=
六、实验过程描述：(详细实验过程及实验结果)
②开关复位：
检查实验箱的复位开关是否关闭，如果没有，则关闭。
③打开电源，启动：
电源接口在实验箱的后面，接上电源，电源开关在实验箱的右侧，将开关制为1，启动。
④初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
⑤输入数据A：01000110
⑥输入数据B：00011010
⑦计算：S3S2S1S0M
10010
⑧输出结果：01100010
任务2：
①连线：
②开关复位：
检查实验箱的复位开关是否关闭，如果没有，则关闭。
③打开电源，启动：
电源接口在实验箱的后面，接上电源，电源开关在实验箱的右侧，将开关制为1，启动。
④初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
⑤输入数据A：01000110
⑥输入数据B：00011010
⑦计算：S3S2S1S0M
11110
⑧输出结果：0011000
任务三：
①连线：
②开关复位：
检查实验箱的复位开关是否关闭，如果没有，则关闭。
③打开电源，启动：
电源接口在实验箱的后面，接上电源，电源开关在实验箱的右侧，将开关制为1，启动。
④初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
⑤输入数据A：10111010
⑥输入数据B：00011010
⑦计算：S3S2S1S0M
10010
⑧输出结果：11010000
任务四：
①连线：
②开关复位：
检查实验箱的复位开关是否关闭，如果没有，则关闭。
③打开电源，启动：
电源接口在实验箱的后面，接上电源，电源开关在实验箱的右侧，将开关制为1，启动。
④初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
⑤输入数据A：01000110
⑥输入数据B：11100110
⑦计算：S3S2S1S0M
11110
⑧输出结果：01100010
任务五：
①连线：
②开关复位：
检查实验箱的复位开关是否关闭，如果没有，则关闭。
③打开电源，启动：
电源接口在实验箱的后面，接上电源，电源开关在实验箱的右侧，将开关制为1，启动。
④初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
⑤输入数据A：01000110
⑥输入数据B：00011010
⑦计算：S3S2S1S0M
10111
⑧输出结果：00000010
7、
实验总结：
做实验之前没有好好看书做好准备
，再加上老师讲的有时候没有认真听，有些细节方面掌握的不是很好，做实验的时候手忙脚乱。后来通过看课件演示以及向同学请教才学会如何操作，后来又操作了几次，完全掌握了。通过这次实验对计算机的硬件方面有了一个更深的了解，很有趣。希望在以后的实验中能够课前做好准备，这样才能在实验时候提高效率。
实验项目二：进位控制实验
一、实验目的：
1.验证带进位控制的算术运算功能发生器的功能。
2.按给定的数据完成几种指定的算术运算。
二、实验重点：
1.进位锁存器的工作原理
三、实验难点：
1.进位锁存器的工作原理
四、实验任务：
1.计算-60（加）104
2.计算100（加）40
3.计算120（减）74
4.计算54（减）74
五、实验原理：
CY
(进位LED指示灯)
最高位有进位时CY灯灭，
无进位时CY灯亮
进位控制运算器的实验原理如上图所示，在实验一的基础上增加进位控制部分，其中181的进位进入一个锁存器，其写入是由T4和AR信号控制，T4是脉冲信号，实验时将T4连至信号单元的TS4上。AR是电平控制信号（低电平有效），可用于实现带进位控制实验，而T4脉冲是将本次运算的进位结果锁存到进位锁存器中。
六、实验过程描述：(详细实验过程及实验结果)
任务1：
①连线：连线图
②开关复位：
检查实验箱的复位开关是否关闭，如果没有，则关闭。
③打开电源，启动：
电源接口在实验箱的后面，接上电源，电源开关在实验箱的右侧，将开关制为1，启动。
④初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
AR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
0
1
1
⑤输入数据A：1
1
0
0
0
1
0
0
⑥输入数据B：0
1
1
0
1
0
0
0
⑦计算：S3S2S1S0M
10010
⑧输出结果：1
0
0
1
0
1
1
0
0
⑨检验进位
进位是1
任务2：
①连线：连线图
②开关复位：
检查实验箱的复位开关是否关闭，如果没有，则关闭。
③打开电源，启动：
电源接口在实验箱的后面，接上电源，电源开关在实验箱的右侧，将开关制为1，启动。
④初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
AR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
0
1
1
⑤输入数据A：0
1
1
0
0
1
0
0
⑥输入数据B：0
0
1
0
1
0
0
0
⑦计算：S3S2S1S0M
10010
⑧输出结果：1
0
0
0
1
1
0
0
⑨检验进位
没有进位
任务3：
①连线：连线图
②开关复位：
检查实验箱的复位开关是否关闭，如果没有，则关闭。
③打开电源，启动：
电源接口在实验箱的后面，接上电源，电源开关在实验箱的右侧，将开关制为1，启动。
④初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
AR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
0
1
1
⑤输入数据A：0
1
1
1
1
0
0
0
⑥输入数据B：0
1
0
0
1
0
1
0
⑦计算：S3S2S1S0M
11110
⑧输出结果：1
0
0
1
0
1
1
1
0
⑨检验进位
进位是
1
任务4：
①连线：连线图
②开关复位：
检查实验箱的复位开关是否关闭，如果没有，则关闭。
③打开电源，启动：
电源接口在实验箱的后面，接上电源，电源开关在实验箱的右侧，将开关制为1，启动。
④初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
AR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
0
1
1
⑤输入数据A：0
0
1
1
0
1
1
0
⑥输入数据B：0
1
0
0
1
0
1
0
⑦计算：S3S2S1S0M
11110
⑧输出结果：1
1
1
0
1
1
0
0
⑨检验进位
没有进位
7、
实验总结：
再次做实验相比上次有了很大的进步，操作起来更加熟练，，听完老师的讲解后，能够快速的连接好线路。在做实验的过程中出现最多的问题就是进位时候CY亮的问题，一直不能很好的掌握。在操作了几次以及请教同学后才有了一个大致的了解，但不是每次做都能成功，希望以后能够加强练习，更好地掌握。
实验项目五：存储器实验
一、实验目的：
1.
掌握静态随机存储器RAM工作特性。
2.
掌握静态随机存储器RAM的数据读写方法。
二、实验重点：
1.半导体双端口静态存储器7130的读写
三、实验难点：
1.半导体双端口静态存储器7130的读写工作时序
四、实验内容：
1、从右端口给存储器的00、01、02地址单元中分别写入数据11H、22H、33H；
2、然后从右端口依次读出00、01、02地址单元中的内容，在数据总线单元的指示灯上进行显示，观察上述各单元中的内容是否与前面写入的一致。
五、实验原理：
实验所用的半导体双端口静态存储器电路原理如上图所示，实验中的双端口静态存储器的左端口和右端口,它们分别具有各自独立的地址线（A0—A9）、数据线（I/O0—I/O7）和控制线（R/W，CE，OE，BUSY）。在实验系统的大多数实验中，该芯片仅使用了右端口的数据线、地址线、控制线，使用方法与通用的单端口静态存储器相同；在做与流水相关的实验中同时用到了它的左、右端口。本节实验中左、右端口数据线接至数据总线，左、右端口地址由地址锁存器（74LS273）给出。地址灯LI01—LI08与地址总线相连，显示地址内容。输入单元的数据开关经一个三态门（74LS245）连至数据总线，分别给出地址和数据。
地址总线为8位，接入IDT7130的地址AL7—AL0与AR0－AR7，将IDT7130的高两位AR8－AR9接地，所以其实际容量为256字节。IDT7130两个端口分别有三个独立的控制线，如右边有：CER（右端口片选线）、OER（右端口读线）、R/WR（右端口写线）。本实验中将左、右端口的读线OER常接地，在此情况下，当CER=0、R/WR=0时进行右端口写操作，CER=0、R/WR=1时进行右端口读操作，其写时间与T3脉冲宽度一致。原理图中右端口的地址线AR8－AR9接地，其访问实际容量为256字节。同时由于左端口的写信号R/WL常接高电平，所以左端口的写功能被封锁了，故实验时输入数据从右端口写入，从左端口读出。实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插针中，其它电平控制信号由开关单元的二进制开关给出，其中SW_G为低电平有效，LDAR为高电平有效。
六、实验过程描述：(详细实验过程及实验结果)
任务1：
①连线：连线图
②开关复位：
检查实验箱的复位开关是否关闭，如果没有，则关闭。
③打开电源，启动：
电源接口在实验箱的后面，接上电源，电源开关在实验箱的右侧，将开关制为1，启动。
④写第一个数据：
⑴初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
⑵送地址：0000
0000
⑶送数据：0000
1011
⑷发写命令：CE—>0,WE—>0
⑤写第二个数据：
⑴初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
⑵送地址：0000
0001
⑶送数据：0001
0110
⑷发写命令：CE—>0,WE—>0
⑥写第三个数据：
⑴初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
⑵送地址：0000
0010
⑶送数据：0010
0001
⑷发写命令：CE—>0,WE—>0
任务2：
①读第一个数据：
⑴初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
⑵送地址：0000
0000
⑶发读命令：CE—>0
⑷输出数据：0000
1011
②读第二个数据：
⑴初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
⑵送地址：0000
0001
⑶发读命令：CE—>0
⑷输出数据：0001
0110
③读第三个数据：
⑴初始化：
D0
D1
D2
D3
D4
D5
D6
D7
S3
S2
S1
S0
M
CN
LDDR2
LDDR1
SW_G
ALU_G
CLR
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
1
1
1
⑵送地址：0000
0010
⑶发读命令：CE—>0
⑷输出数据：0010
0001
7、
实验总结：
做了几次试验之后
，对硬件试验有了基本的了解
，操作的时候不会再像之前手忙脚乱了。老师讲解之后能够快速连接好电路，并按照操作步骤完成任务。但是由于老师讲的时候没有太认真的听，导致一些细节方面的不会操作，所以实验一直出现错误。后来还是请教同学才解决的。以后
老师讲解的时候一定要注意听，这样才能提高效率。
实验项目十二：总线控制实验
一、实验目的：
1.
理解总线的概念及其特性。
2.
掌握总线传输控制特性。
二、实验重点：
1.
总线传输控制
2．LED数码管的工作原理
三、实验难点：
1.通过总线实现输入输出的工作过程
四、实验内容：
1、模拟内存与外设的信息交换
①输入设备将地址80H写入地址寄存器
②输入设备将数据66H写入到存储器80H地址单元中
③将存储器80H地址单元中的数据读出到LED数码管中显示
五、实验原理：
总线是多个系统部件之间进行数据传送的公共通路，是构成计算机系统的骨架。借助总线连接，计算机在系统各部件之间实现传送地址、数据和控制信息的操作。因此，所谓总线就是指能为多个功能部件服务的一组公用信息线。
地址总线
数据总线
输入单元
地址寄存器
寄存器
输出单元
存储器
总线传输实验框图如图1-11所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信息传输。
图1-11
总线示意图
LED数码显示管
LED_G
WE
选通
（低电平有效）
写命令
（低电平有效）
数据总线
六、实验过程描述：(详细实验过程及实验结果)
任务1：
线：连线图
②开关复位：
所有开关置零，控制台开关设置如图：
SP05
=NORM
SP06
=RUN
SP03
=STEP
SP04
=RUN
③打开电源，启动：
④写数据到内存
初始化：CLR清零=1
0
1,LDAR=0，CW_G=1，CE=1，WE=1，
显像管：LED_G=1，WE=1
地址：输入地址：10000000，CW_G=0，LDAR=1，START,LDAR=0，CW_G=1
数据：01100110
⑷发写命令：
CW_G=0，CE=0，WE=0，
⑤读出内存数据
初始化：LDAR=0，CW_G=1，CE=1，WE=1
⑵送地址：输入地址10000000,CW_G=0，LDAR=1，START,LDAR=0，CW_G=1
发读命令：CE=0
⑷输出数据到总线：LED_G=0，WE=0
⑥输出数据到数码管显示：
⑴选通：
⑵写入：
七、实验总结：
1、要按照老师及实验指导书一步步操作。
2、要切实根据实验去验证所学知识。。
3、自己不懂，主动问老师，虚心求教。