.25V至20V可调直流稳压电源设计方案 本文关键词：可调，设计方案，直流稳压电源
.25V至20V可调直流稳压电源设计方案 本文简介：直流稳定电源设计制作人:某某题目：直流稳定电源的设计一、任务：设计并制作交流变换为直流的稳定电源。二、要求：1．基本要求（1）稳压电源在输入电压220V、50Hz、电压变化范围＋15%～－20%条件下：a．输出电压可调范围为+9V～+12Vb．最大输出电流为1.5Ac．电压调整率≤0.2%（输入电压
.25V至20V可调直流稳压电源设计方案 本文内容：
直流稳定电源设计
制作人:某某
题目：直流稳定电源的设计
一、任务：设计并制作交流变换为直流的稳定电源。
二、要求：
1．基本要求
（1）稳压电源
在输入电压220V、50Hz、电压变化范围＋15%～－20%条件下：
a．输出电压可调范围为+9V～+12V
b．最大输出电流为1.5A
c．电压调整率≤0.2%（输入电压220V变化范围＋15%～－20%下，空载到满载）
d．负载调整率≤1%（最低输入电压下，满载）
e．纹波电压（峰-峰值）≤5mV（最低输入电压下，满载）
f．效率≥40%（输出电压9V、输入电压220V下，满载）
g．具有过流及短路保护功能
（2）稳流电源
在输入电压固定为＋12V的条件下：
a．输出电流：4～20mA可调
b．负载调整率≤1%（输入电压＋12V、负载电阻由200Ω～300Ω变化时，输出电流为20mA时的相对变化率）
（3）DC-DC变换器
在输入电压为+9V～+12V条件下：
a．输出电压为+100V，输出电流为10mA
b．电压调整率≤1%（输入电压变化范围+9V～+12V）
c．负载调整率≤1%（输入电压+12V下，空载到满载）
d．纹波电压（峰-峰值）≤100mV
（输入电压+9V下，满载）
2．发挥部分
（1）扩充功能
a．排除短路故障后，自动恢复为正常状态
b．过热保护
c．防止开、关机时产生的“过冲”
（2）提高稳压电源的技术指标
a．提高电压调整率和负载调整率
b．扩大输出电压调节范围和提高最大输出电流值
（3）改善DC-DC变换器
a．提高效率（在100V、100mA下）
b．提高输出电压
（4）用数字显示输出电压和输出电流.
三，稳压电源的研究背景
本电源在市场上很有应用前景，可以作为收音机或掌机的外接电源，也可以用作手机电池的充电器，功率高点的还作为小型电视或其他家用电器的电源。
直流稳压电源是电子技术常用的仪器之一，它现在广泛的应用在学校教学，科学研究等领域，是电子设计人员进行实验操作和科学研究必不可少的电子仪器。在日常的电子电路中，供电电源常常要用到稳压直流电源。所以，稳压直流电源具有非常重要的研究意义。
在日常生活中，很多家用电器或者IT产品都要用到稳压直流电源供电。但是在实际生活中，我们的家庭用电都是用到220V的交流电网。这就需要通过变压，整流，滤波，稳压电路来将交流电转换成稳压的直流电，供家用电器使用。变压器可以将220V的交流电转换成适合用电器的低压交流电。整流器由二极管组成，用于滤去整流输出电压中的纹波。
四、课题的设计
（1）.
电源的输出控制
本系统利用lm317的稳压及其电压可调的功能，通过旋转接在调整脚的电位器，实现输出电压在1.25-20V内连续可调，调整精度较高。LM317的电压调整电路图如图1所示。
图1
lm317的电压调整原理电路图
如图1所示，通过调整可调电阻RV1的阻值，就可以调整输出电压Vo的大小。所以，如果希望调整的精度高，可调电阻RV1的调整精度也要高。
（2）.方案的设计思路：
a．输出电压调节范围的制定（经小组协商确定其调节范围为1.25至20v）。
利用lm317集成稳压芯片为核心，通过变压器之后整流滤波再稳压输出稳定的直流电。再用数字显示电压表头（内含ICL7107芯片），表头的供电也是用lm317制作+5V的稳压电源提供。方案系统框图如图3所示。
输出
LM317稳压电路
变压器
220AC输入
电压表头
图3
方案三系统框图
a．1
LM317芯片的选择理由
Lm317是可调节三端正电稳压器，在输出电压的范围是1.25V-37V的时候能够提供超过1.5A的电流，此稳压器非常容易使用，只要两个外部电阻来设置输出电压。此外，还使用内部限流，热关断和安全工作区补偿从而使之能防止烧断保险丝。
Lm317是应用很广泛的集成电路之一。它不仅能构成三端稳压电路的最简单形式，同时输出电压具有可调的功能。此外，它还有众多的优点，例如，调压范围宽，稳压性能好，噪声低，纹波抑制比高。它的主要性能参数如下：
输出电压：1.25-37V
DC；
输出电流：5mA-1.5A；
保护电路：芯片内部有过热，过流，短路保护电路；
最大输入输出电压差：40V
DC；
最小输入输出电压差：3V
DC
b．整流，滤波，稳压，保护，DC-DC变换，稳流，表头供电等电路的设计
（b.1）整流电路
整流电路的任务是将交流电变换成直流电。完成这一任务主要是靠二极管的单向导电作用，因此二极管是构成整流电路的关键元件。在小功率整流电路中，常见的集中整流电路有单相半波、全波、桥式和倍压整流电路。本设计采用单相桥式整流电路。
单相桥式整流电路是工程上最常用的单相整流电路。在工作时，电路中的四只二极管都是作为开关运用，当正半周时，二极管V1、V3导通（V2、V4截止），在负载电阻上得到正弦波的正半周；当负半周时，二极管V2、V4导通（V1、V3截止），在负载电阻上得到正弦波的负半周。在负载电阻上正、负半周经过合成，得到的是同一个方向的单向脉动电压。桥式整流电路原理图如图6所示。
图6
桥式整流电路原理图
选择二极管要依据二极管的反向耐压VRM和正向电流IF。由于滤波电容的容量愈大，二极管导通角愈小，通过二极管脉冲电流的幅度愈大，因此，整流管的幅值电流必须加以考虑。流过整流管的平均电流：
式中Ii
为稳压器的输入电流，IR1、IR2、Iadj
分别为流过R1、R2，以及调整端的电流，则：
考虑到电容充电电流的冲击，正向电流一般取平均电流的2～3
倍。二极管最大反向电压：
式中U2为电源变压器次级电压有效值，Ui为整流输出电压(即稳压器输入电压)。为了保证稳压器LM317稳定运行，输入电压Ui与输出电压U0之差一般在5～15V范围，取Ui-U0=10V，得：
设计时可考虑一定的余量。根据计算，1N4007的二极管符合设计要求，可以用作整流桥。
（b.2）滤波电路
采用电容滤波电路。由于电容在电路中也是起到储存能量的作用，并联的电容器在电源供给的电压升高时，能够把部分能量储存起来，而当电源电压减低的时候，就能把能量释放出来，是负载电压比较平滑稳定，也就是电容也有平波的作用。电容滤波电路比较简单，而且负载直流电压比较高，纹波也比较少，适用于负载电压较高，负载变动不大的场合，也减轻了电路设计和实际焊接的工作。电容滤波电路原理图如图9所示。
图9
电容滤波电路
经过滤波，电路的电压、电流波形如图10所示。滤波电解电容C的选择原则是：取其放电时间常数RLC大于充电周期的3～5
倍，其耐压值必须大于脉动电压峰值。对于桥式整流电路来说，脉动电压峰值为2U2，C的充电周期等于交流电源周期T的一半，即C≥(3~5)
T2RL，式中RL为整流后的等效负载电阻，经过考虑，本设计取C为2200uF。
设电容两端初始电压为零，并假定t=0时接通电路，输入电压U2为正半周，当U由零上升时，V1、V3导
通，C被充电，同时电流经V1、V3向负载电阻供电。忽略二极管正向压降和变压器内阻，电容充电时间常数近似为零，因此Uo=Uc≈U2，在u2达到最大值时，Uc也达到最大值，然后U2下降，此时，Uc>U2，V1、V3截止，电容
C向负载电阻RL放电，由于放电时间常数τ=RLC一般较大，电容电压Uc按
指数规律缓慢下降，当下降到|U2|>Uc时，V2、V4导通，电容C再次被充电，输出电压增大，以后重复上述充放电
过程。其输出电压波形近似为一锯齿波直流电压，使负载电压的波动大为减小.
（b.3）稳压电路
稳压电路是整个设计之中一个很重要的组成部分，几乎所有的电子设备都需要稳定的直流电源供电才能正常工作。所以，研究和熟悉稳压电路的组成和设计具有非常重要的意义。
稳压电路主要用于提供更加稳定的直流带能源。考虑到整流滤波电路的输出电压和理想的直流电源还是有相当的距离，主要是存在两方面的问题：第一方面，但负载电流变化的时候，因为整流滤波电路存在一定的内阻，所以输出的直流电压将有可能随之发生变化。第二方面，由于电网电压并不稳定，当电网电压发生波动时，整流电路的输出电压直接与变压器副边电压有关，因此输出直流电压也相应的发生变化。因此，在设计中，采用三端集成稳压器lm317来实现稳定电压的功能。
其中，调整管接在输入端和输出端之间。当电网电压或负载电流波动时，调整自身的集-射压降使输出电压基本保持不变。放大短路将基准电压与从输出端得到的采样电压进行比较，然后再放大并送到调整管的基极。放大倍数越大，则稳定性能越好。由于三端集成稳压器是串联型直流稳压电路的一种，而串联型直流稳压电路的输出电压和基准电压成正比，因此，基准电压的稳定性将直接影响稳压电路的输出电压的稳定性。采样电路由两个分压电阻组成，它将输出电压变化量的一步份送到放大电路的输入端。启动电路的作用是在刚接通电流输入电压的时候，是调整管、放大电路和基准电源等建立各自的工作电路，而当稳压电路正常工作是启动电路被断开，影响稳压电路的性能。保护电路主要起到限流保护，过热保护和过压保护的作用。
稳压部分的电路原理图如图11所示。
图11
稳压电路原理图
稳压电源的输出电压可用下式计算：
仅仅从公式本身看，R3、R2的电阻值可以随意设定。然而作为稳压电源的输出电压计算公式，R3和R2的阻值是不能随意设定的。1，2脚之间为1.25V电压基准。为保证稳压器的输出性能，R3应小于240欧姆。改变R2阻值即可调整稳压电压值。D5，D6用于保护LM317。
首先317稳压块的输出电压变化范围是Vo＝1.25V—37V（高输出电压的317稳压块如LM317HVA、LM317HVK等，其输出电压变化范围是Vo＝1.25V—45V），所以R2/R3的比值范围只能是0—28.6。它的使用非常简单，仅需两个外接电阻来设置输出电压。此外它的线性调整率和负载调整率也比标准的固定稳压器好。LM317内置有过载保护、安全区保护等多种保护电路。
LM317属于深度负反馈的稳压电路，其功耗比较大，所以有必要讨论一下LM317稳压模块的散热问题。
稳压器的最大允许功耗取决于芯片的最高结温TJM,当T 表示从结到器件外壳的热阻，Rθ2 表示从器件外壳到散热片表面的热阻，RθA 表示从结到散热片表面的热阻，则RθA=Rθ1+Rθ2。若令Rθd 表示散热片到周围空气的热阻，Rθ’表示加散热片后结到空气的总热阻，则Rθ’=RθA+Rθd。设集成稳压器的最高允许结温为TJM，最高环境温度为TAM，加散热器后器件的功耗为PD，则有关系式： 所以器件的最大功耗必须满足PDM≤PD。 (b.4)过流保护 电路的过流保护原理图如图12所示。 图12 过流保护电路原理图 R6为取样小电阻。当电源工作时，稳压器输出端输出正向直流电压，电机开始启动。由于直流电机启动瞬时电流iout较大(约为额定电流的8～10倍)，iout流过小电阻R6，并经R5对C4充电。通过设定R6、C4的值，使充电时间τ大于电机启动时间δ，Q1(9013)处于截止状态，电机启动到稳定状态后，电流恢复到工作电流。一旦电机发生短路或堵转，使电容C4两端电压达到Q1的导通电压，则Q1导通，强制稳压器的输出电压降为基准电压1.25V。 电机启动时必须满足充电时间τ大于启动时间δ，Q1不导通，电机才能正常启动。由于启动电流很大，一般是额定电流的4~7倍，可看成不变，设为I=5I0。根据图15，可得以下公式： 由于R4R5，所以iR5iR5因此i约等于iR5。此时为一阶零状态输入响应，求解得： 假设电容C4的电压达到0.7V为充电时间，得： 设电机负荷在额定状态下运行，电机电流I0已经稳定。电机短路或堵转后，电流突然增大到短路电流IS，电容C4开始充电。考虑一定的设计余量，取保护电流设定值IG (0+)=I0iR5,强制分量uc4 (∞)=IGR5,求解得： 假设增大到V2导通电压0.7的充电时间为’,则’必须小于允许短路时间t,即： 要使保护起到作用，uc4 (∞)必须大于0.7V，即： （b.5）表头供电电路 用LM317集成稳压模块制作一个+5V的电源，然后用一只NPN三极管，两只电阻，一个电感来进行信号放大，把芯片38脚的振荡信号串接一个20K－56K的电阻连接到三极管“B”极，在三极管“C”极串接一个电阻（为了保护）和一个电感（提高交流放大倍数），在正常工作时，三极管的“C”极电压为2.4V－2.8V为最好。这样，在三极管的“C”极有放大的交流信号，把这个信号通过2只4u7电容和2支1N4148二极管，构成倍压整流电路，可以得到负电压供给ICL7107的26脚使用。 表头正负5v供电电路 （b.6）稳流电路 本电路的稳流模块采用了LM317集成稳压电源构成的可调式稳流电路，将上一级产生的12v稳定电压转化成输出端的4——20MA的稳定电流，有稳压源供电，利用三极管的输出特性设计，R4，D6，D7组成三极管T的偏置稳压电路，利用二极管的稳压作用，三极管T可得到稳定偏置电流Ib，T就有稳定的集电极电流Ic=Io=βIb，Ic的大小不受输入电压和负载电阻变化的影响，实现稳定输出可调电流的题目要求。 稳流电路原理图 （b.7）DC-DC变化电路 五：扩充部分： （1） 扩大输出电压调节范围为1.5至20v； （2） 过热不保护，在LM317上加有散热片； （3） 用数字显示输出电压 六：整体电路原理图 七：实物图
篇2：外文翻译---基于DDS参数可调谐波信号发生器的研究
外文翻译---基于DDS参数可调谐波信号发生器的研究 本文关键词：可调，外文，谐波，翻译，参数
外文翻译---基于DDS参数可调谐波信号发生器的研究 本文简介：附录AResearchofParameterAdjustableHarmonicSignalGeneratorBasedonDDSLIWeiCollegeofComputerandInformationEngineeringHohaiUniversityChangzhou,213022,China[
外文翻译---基于DDS参数可调谐波信号发生器的研究 本文内容：
附录A
Research
of
Parameter
Adjustable
Harmonic
Signal
Generator
Based
on
DDS
LI
Wei
College
of
Computer
and
Information
Engineering
Hohai
University
Changzhou,213022,China
[email protected]
ZHANG
Jinbo
College
of
Computer
and
Information
Engineering
Hohai
University
Changzhou,213022,China
[email protected]
Abstract
Harmonic
signal
generator
whose
frequency,phase
and
harmonic
proportion
are
adjustable
is
designed
for
the
detecting
equipment
of
power
system.
The
principle
of
DDS
and
the
design
requirement
are
introduced.
Then
the
algorithm
of
ROM
compression
based
on
the
symmetry
of
sine
wave
is
expounded.
Finally,using
Altera
FPGA,the
detail
design
of
the
whole
system
is
presented
and
test
waveforms
are
given.
Test
results
indicate
that
the
system
fulfils
the
design
requirements.
1.
Introduction
An
ideal
power
system
supplies
power
with
sine
wave,but
the
practical
waveform
of
power
supply
often
has
many
harmonic
components.
The
basic
reason
of
harmonic
is
that
the
power
system
supplies
power
to
the
electrical
equipment
with
nonlinear
characteristic.
These
nonlinear
loads
feed
higher
harmonic
back
to
the
power
supply,and
make
the
waveform
of
current
and
voltage
in
power
system
produce
serious
distortion.
In
the
detection
field
of
power
system,standard
signal
generators
which
can
simulate
the
power
harmonic
are
highly
needed
to
calibrate
the
power
detecting
equipment,such
as
phase
detector,PD
detector,and
so
on.
So
the
research
of
parameter
adjustable
harmonic
signal
generator
provides
the
exact
basis
for
the
stable
operation
of
power
detecting
equipment,and
has
great
economic
benefit
and
social
value.
2.
Principle
of
direct
digital
synthesis
Direct
digital
synthesis
(DDS)
is
a
new
frequency
synthesis
technology
which
directly
synthesizes
waveform
on
the
basis
of
phase.
Using
the
relationship
between
phase
and
amplitude,the
phase
of
waveform
is
segmented
and
assigned
relevant
addresses.
In
each
clock
period,these
addresses
are
extracted
and
the
relevant
amplitudes
are
sampled.
The
envelope
of
these
sampled
amplitudes
is
the
expected
waveform.
If
the
clock
frequency
is
constant,the
frequency
of
output
signal
is
adjustable
with
different
extracted
steps
of
addresses.
DDS
is
composed
of
phase
accumulator,ROM
table,DAC
and
LPF.
In
each
clock
period,the
output
of
phase
accumulator
is
accumulated
with
frequency
control
word,and
high
L-bit
of
the
output
are
used
as
address
to
query
the
ROM
table.
In
the
ROM,these
addresses
are
converted
to
the
sampled
amplitudes
of
the
expected
waveform.
Then
DAC
converts
the
sampled
amplitudes
to
ladder
wave.
In
the
LPF,the
ladder
wave
is
smoothed,and
the
output
is
the
continuous
analog
waveform.
Suppose
that
the
clock
frequency
is
fc,frequency
control
word
is
K,phase
accumulator
is
N-bit,then
output
frequency
is
fout=(K/2N)fc,frequency
resolution
is
Δfmin=fc/2N.
According
to
the
Nyquist
Sample
Criterion,output
frequency
upper
limit
is
fmax<0.5fc.
Because
of
the
non-ideal
characteristic
of
LPF,output
frequency
upper
limit
of
DDS
is
fmax=0.4fc.
3.
Scheme
design
3.1.
Design
requirements
The
goal
of
the
system
is
to
design
a
harmonic
signal
generator,whose
frequency,phase
and
harmonic
proportion
are
adjustable.
The
output
waveform
is
composed
of
fundamental
wave,3th
harmonic,5th
harmonic
and
7th
harmonic.
Frequency
resolution
is
1Hz.
The
adjustable
range
of
initial
phase
is
0~2π
and
its
resolution
is
1o.
The
adjustable
range
of
harmonic
proportion
is
0~50%
and
its
resolution
is
1%.
According
to
the
design
requirements,system
clock
frequency
is
15MHz
and
phase
accumulator
is
24-bit.
In
order
to
make
the
most
of
EAB,211×8
bits
ROM
table
is
adopted.
11-bit
phase
control
word
is
used
to
meet
the
requirement
of
initial
phase
resolution.
7-bit
proportion
control
word
is
adopted
to
realize
the
setting
of
harmonic
proportion.
3.2.
Algorithm
of
ROM
compression
As
is
known,phase
truncation
error
is
the
main
factor
of
output
waveform
distortion.
To
avoid
this,the
ROM
size
must
be
exponentially
increased,however
the
EAB
of
FPGA
is
limited.
So
the
algorithm
of
ROM
compression
based
on
the
symmetry
of
sine
wave
is
adopted
in
the
system.
Sine
wave
of
one
period
is
divided
into
4
sections:
[0~π/2]
、[π/2~π]
、[π~3π/2]
、[3π/2~2π].
Using
the
symmetry
of
sine
wave,sampled
amplitudes
of
the
first
section
are
stored
in
the
ROM
table.
By
address
conversion
and
amplitude
conversion,sampled
amplitudes
of
one
period
sine
wave
can
be
generated.
By
this
means,the
ROM
size
is
a
quarter
of
the
previous
size.
In
the
same
ROM,sampling
points
can
be
increased
by
4
times
with
this
method.
Sampled
amplitudes
of
quarter
wave
are
stored
in
the
ROM
table.
The
output
address
of
phase
accumulator
is
(L+2)-bit.
The
low
L-bit
are
used
to
query
the
ROM
table
while
the
high
2-bit
are
used
to
identify
phase
sections.
When
the
highest
bit
is
1,the
output
of
ROM
table
should
be
symmetrically
converted
by
the
amplitude
convertor.
When
the
second
highest
bit
is
1,the
L-bit
address
should
be
symmetrically
converted
by
the
address
convertor.
4.
System
design
based
on
FPGA
The
system
can
be
divided
into
two
function
modules:
sine
wave
generation
module
and
harmonic
synthesis
module.
Sine
wave
generation
module
is
the
key
part
of
the
system.
It
can
be
divided
into
phase
accumulator
module
and
ROM
compression
module
.
Altera
FPGA
EP2C5Q208C8
is
adopted
as
the
core
component
of
the
system.
VHDL
is
used
to
program
the
whole
system.
Compilation
and
simulation
are
implemented
in
Quartus
Ⅱ.
4.1.
Sine
wave
generation
module
phase
accumulator
module
is
composed
of
24-bit
accumulator
and
11-bit
adder.
Under
the
control
of
system
clock,the
output
of
24-bit
accumulator
is
accumulated
with
9-bit
frequency
control
word.
Then
11-bit
adder
adds
11-bit
phase
control
word
to
the
output
of
accumulator.
High
13-bit
of
the
final
result
are
used
as
address
to
query
the
ROM
compression
module.
ROM
compression
module
is
composed
of
address
convertor,amplitude
convertor
and
ROM
table.
13-bit
address
of
phase
accumulator
module
is
divided
into
three
parts.
The
highest
bit
is
used
as
trigger
signal
of
the
amplitude
convertor.
The
second
highest
bit
is
used
as
trigger
signal
of
the
address
convertor.
The
low
11-bit
are
used
to
query
the
ROM
table.
Then
sampled
amplitudes
of
sine
wave
are
generated.
Simulation
result
of
sine
wave
generation
module
is
shown
in
Fig.4.
Frequency
control
word
is
set
as
50
while
phase
control
word
is
set
as
180.
When
the
enable
signal
is
turned
into
low
level,the
first
output
value
is
the
waveform
data
of
address
180
in
the
ROM
table.
With
each
rising
edge
of
system
clock,the
waveform
data
of
address
180,181,182,183
are
sent
out.
The
output
values
are
respectively
76,76,77,77.
4.2.
Harmonic
synthesis
module
Harmonic
synthesis
module
implements
the
synthesis
of
fundamental
wave,3th
harmonic,5th
harmonic
and
7th
harmonic.
The
3th,5th
and
7th
harmonic
data
are
respectively
multiplied
by
their
proportion
control
words.
Then
the
results
of
multiplication
are
added
to
the
fundamental
wave
data.
The
realization
of
multiplication
is
the
emphasis
of
the
module.
Because
it
is
difficult
to
implement
the
multiplication
of
floating-point
format
on
FPGA,harmonic
proportion
is
divided
into
numerator
and
denominator.
The
numerator
is
defined
as
proportion
control
word
while
the
denominator
is
100.
Firstly,harmonic
data
is
multiplied
by
the
proportion
control
word
in
the
multiplier.
Then,the
product
of
multiplier
is
divided
by
100
in
the
divider.
Finally,the
remainder
is
excluded
and
the
quotient
is
preserved.
Using
Altera
IP
tools,the
multiplier
and
the
divider
of
harmonic
synthesis
module
are
realized.
Block
diagram
of
harmonic
synthesis
module
is
shown.
Simulation
result
of
harmonic
synthesis
module
is.
Control
words
are
set
before
2.0ms.
Fundamental
wave
frequency
is
50Hz,and
its
initial
phase
is
0o.
The
3th
harmonic
frequency
is
150Hz,initial
phase
is
45o
and
proportion
is
50%.
The
5th
harmonic
frequency
is
250Hz,initial
phase
is
90o
and
proportion
is
25%.
The
7th
harmonic
frequency
is
350Hz,initial
phase
is
135o
and
proportion
is
17%.
When
enable
signal
is
turned
into
low
level,harmonic
synthesis
module
begins
to
generate
the
harmonic
synthesis
data.
5.
Test
results
Figure
7.
Two-channel
sine
waves
(frequency
is
50Hz
and
phase
difference
is
180o)
Figure
8.
Two-channel
sine
waves
(frequency
is
50Hz
and
phase
difference
is
120o)
Figure
9.
Harmonic
synthesis
waveform
After
the
design
of
the
system,the
whole
function
is
tested.
Fig.7
shows
two-channel
sine
waves
whose
frequency
is
50Hz
and
phase
difference
is
180o.
Fig.8
shows
two-channel
sine
waves
whose
frequency
is
50Hz
and
phase
difference
is
120o.
Fig.9
shows
the
harmonic
synthesis
waveform,whose
fundamental
wave
proportion
is
100%,3th
harmonic
proportion
is
25%,and
5th
harmonic
proportion
is
10%.
Test
waveforms
indicate
that
the
parameter
adjustable
harmonic
signal
generator
fulfils
the
design
requirements.
6.
Conclusion
In
the
detection
field
of
power
system,standard
signal
generators
which
can
simulate
the
power
harmonic
are
highly
needed
to
calibrate
the
power
detecting
equipment.
To
solve
this
problem,a
harmonic
signal
generator
whose
frequency,phase
and
harmonic
proportion
are
adjustable
is
presented.
Using
Altera
FPGA,the
whole
system
is
implemented.
Test
results
indicate
that
the
adjustment
and
stabilization
precision
of
parameters
meet
the
design
requirements.
This
subject
provides
the
exact
basis
for
the
stable
operation
of
power
detecting
equipment,and
has
great
economic
benefit
and
social
value.
References
[1]
Li
Xiaoming
and
Qu
xiujie,“Application
of
DDS/FPGA
in
Signal
Generator
Systems”,Modern
Electronics
Technique,2006：78-79.
[2]
Yu
Yong
and
Zheng
Xiaolin,“Design
and
Implementation
of
Direct
Digital
Frequency
Synthesis
Sine
Wave
Generator
Based
on
FPGA”,Journal
of
Electron
Devices,2005：596-599.
[3]
M.A.
Taslakow,“Direct
Digital
Synthesizer
with
improved
spectrum
at
low
frequencies”,2000
IEEE/EIA
International
Frequency
Control
Symposium
and
Exhibition,2000：280-284.
[4]
Yang
Li
and
Li
Zhen,“Multi-wave
shape
Signal
Generator
Based
on
FPGA”,Radio
Engineering,2005：46-48.
[5]
D.J.
Betowski
and
V.
Beiu,“Considerations
for
phase
accumulator
design
for
Direct
Digital
Frequency
Synthesizers”,IEEE
International
Conference
on
Neural
Networks
and
Signal
Processing,2003：176-179.
[6]
J.
Vankka,“Methods
of
mapping
from
phase
to
sine
in
Direct
Digital
Synthesis”,1996
IEEE
International
Frequency
Control
Symposium,1996：942-950.
[7]
K.A.
Essenwanger
and
V.S.
Reinhardt,“Sine
output
DDSs
A
survey
of
the
state
of
the
art”,1998
IEEE
International
Frequency
Control
Symposium,1998：370-376.
附录B
基于DDS参数可调谐波信号发生器的研究
李炜
学院计算机与信息工程河海大学
常州，
213022
，中国[email protected]
张金波
学院计算机与信息工程河海大学
常州，
213022
，中国[email protected]
摘要
谐波信号发生器的频率，相位和谐波比例可调的目的是为检测设备的电源系统。介绍了DDS的原理和设计要求。然后在ROM的压缩算法的基础上阐述了正弦波的对称性。最后，利用Altera的FPGA详细的设计了整个系统，并给出了测试波形。实验结果表明，该系统满足了设计要求。
1简介
一个理想的电力系统是正弦波供电，但实际波形电源往往有许多谐波成分。产生谐波的基本原因是电力系统供电的电气设备的非线性特性。这些非线性负载依靠高次谐波回到电源，使波形的电流和电压的电力系统产生严重的失真。在电力系统的检测领域，标准信号发生器可以模拟电力谐波非常需要标定功率检测设备，如相位检测器，局部放电检测仪，等等。因此，为参数可调谐波信号发生器的研究提供准确的依据和稳定运行的电力检测设备，并具有很大的经济利益和社会价值。
2直接数字频率合成的原理
直接数字合成（
DDS
）是一种在相位的基础上直接合成波形的新的频率合成技术，利用相位和振幅之间的关系，对相位的波形分割和分配有关的地址。在每一个时钟周期，提取这些地址和有关振幅采样。系统中这些被抽样幅度是预期的波形。如果时钟频率是恒定的，频率可调输出信号的地址可有不同提取步骤。
直接数字频率合成器由累加器，存储器，
DAC和低通滤波器组成。在每一个时钟周期，输出相位累加器是由频率控制字累计，高左旋位输出作为地址查询存储器。在ROM中，这些地址被转换为预期波形的抽样振幅。然后数模转换器转换采样振幅为阶梯波。在低通滤波器，平滑阶梯波，输出的是连续的模拟波形。
假设时钟频率是fc，频率控制字为K
，相位累加器为N位，则输出频率fout
=
（
K/2N
）fc，频率分辨率是Δfmin
=
fc/2N
。根据奈奎斯特采样标准，输出频率上限是fmax<0.5fc
。由于非理想特性的低通滤波器，DDS的输出频率上限的是fmax
=
0.4fc。
3方案设计
3.1设计要求
该系统的目标是设计一个谐波信号发生器，其频率相位和谐波比例可调。输出波形是由基波，第三谐波，第五次谐波和第七次谐波构成。频率分辨率是1赫兹。可调范围的初始阶段为0~2π，其图形分辨率为1。可调范围的谐波比例为0~50％，其图形分辨率是1％。根据设计要求，系统时钟频率是15MHz，相位累加器是24位。为了产生最多的EAB,采用211×8位ROM。11位相位控制字是用来满足初始阶段的图形分辨率。7位比例控制字采用正确设定的谐波比例。
3.2ROM的算法
正如人们所知，相位截断误差的主要因素是输出波形畸变。为避免出现这种情况，ROM大小必须成倍增加，但EAB的FPGA是有限的。因此，该算法压缩的ROM基于系统中正弦波的对称性。正弦波一期分为4个部分：[0~π/2]，[π/2~
π]，[π~3π/2]，[3π/2~2π]。使用对称的正弦波，取样振幅的第一部分都存储在ROM。通过地址转换和振幅转换，一期正弦波的采样振幅可以生成。通过这一手段，ROM大小是之前大小的四分之一。在相同的ROM中应用这种方法，采样点可提高4倍。
采样波振幅分块存储在ROM中。输出相位累加器地址是（L+2）-bit。低左旋位是用来查询表的ROM，而高2位是用来识别阶段部分。当最高位为1
，输出的ROM表为对称转换的幅度变换器。当第二个最高位是1
，L型位地址为对称转换的地址转换。
4基于FPGA的系统设计
该系统可分为两个功能模块：正弦波代模块和谐波合成模块。正弦波代模块是系统中关键的部分。它可分为阶段累加器模块和ROM压缩模块。Altera的FPGA
EP2C5Q208C8是该系统的核心组成部分，VHDL语言用来设计整个系统。汇编和仿真使用Quartus
Ⅱ
实现。
4.1正弦波生成模块
相位累加器模块由24位累加器和11位加法器组成的。系统时钟所控制的是9位频率控制字与24位累加器的相加的输出。然后11位相位控制字增加了11位加法器和累加器的输出。高13位的最后结果被用作处理查询正弦数据查询ROM模块。正弦数据查询ROM模块是由地址转换，振幅转换器和ROM模块组成的。13位地址相位累加器模块分为三部分。最高位被用作触发信号的幅度变换器。第二个最高位被用作触发信号的地址转换。低11位是用来查询正弦数据查询ROM模块。然后取样振幅产生正弦波。正弦波信号发生器模块的仿真结果正确。频率控制字设置为50，而相位控制字设置为180。当时钟控制信号变成低电平时，第一个产生数值是ROM模块中地址为180时所对应的正弦波的值。系统时钟的每个上升沿产生波形数据地址所对应的180，181，182，183。其产生的数值分别为76，76，77，77。
4.2谐波合成模块
谐波合成模块完成的是基波，第三次谐波，第五次谐波和第七次谐波的合成。第三次，第五次和第七次谐波数据分别乘以其比例控制字。然后其相乘的结果再加上基波数据。其结果实现的是增强电路模块。因为基于FPGA很难实施多元化的浮点格式，调和比例的划分结果分为分子和分母。分子被定义为比例控制字而分母为100。首先,谐波的数据是乘以这个比例控制字的乘数。然后，这个相乘后的结果再在触发其里除以100。最后，剩下的是余数和商被保存了下来。使用Altera
IP工具、乘法器和除法来实现器谐波合成模块。框图的谐波合成将被显示。谐波合成模块的仿真结果正确。使用2.0ms以内的控制字的话。基波的频率为50赫兹，其初始相位是0度。第三次谐波频率为150赫兹，其初始相位是45度和比例为50%。第五次谐波频率是250赫兹,其初始相位是90度和比例是25%。第七次谐波频率是350Hz,其初始相位是135度和比例是17%。当时钟控制信号转变成低电平时，谐波合成模块开始产生所合成的谐波的数据。
5测试结果
经过系统的设计，整体功能的测试。图7显示双通道正弦波，其频率为50赫兹和相位差是180度。图8显示双通道正弦波，其频率为50赫兹和相位差是120度。图9显示了谐波合成波形，其基波比例为100％，第三谐波的比例是25％，和第5次谐波的比例是10％。试验表明，波形参数可调谐波信号发生器满足了设计要求。
图
7
双通道正弦波（频率
50，相位差是180o
）
图
8
双通道正弦波（频率
50，相位差是120o
）
图9
谐波合成波形
6结论
在电力系统的检测领域，标准信号发生器模拟电力谐波非常精确的标定功率检测设备。为了解决这个问题，介绍了一种频率，相位和谐波比例可调的谐波信号发生器。利用Altera的FPGA实现了整个系统的实施。试验结果表明，调整和稳定精度的参数达到设计要求。这一主题提供了准确的依据，稳定运行的电力检测设备，具有强大的经济利益和社会价值。
参考文献
[
1
]李晓明，曲秀杰，“DDS/FPGA在信号发生器的系统的应用”，现代电子技术，2006年：78-79
[
2
]于育，郑小琳，“基于FPGA的直接数字频率合成正弦波发生器的设计与实现”，电子器件杂志，2005年：596-599
[
3
]M.A.
Taslakow，“改进频谱低频的直接数字频率合成器”，2000年的IEEE
/频率控制的环境影响评估国际研讨会及展览，
2000年：280-284
[
4
]杨力，李镇，“多波形信号发生器的FPGA实现”，无线电工程系，
2005年：46-48
[
5
]
D.J.
Betowski，
V.
Beiu，“思考阶段累加器设计直接数字频率合成器”，IEEE国际会议的神经网络和信号处理，2003年：176-179
[
6
]
J.
Vankka，“以正弦波直接数字频率合成方法测绘阶段”，1996年IEEE国际频率控制专题讨论会，1996年：942-950
[
7
]
K.A.
Essenwanger，
V.S.
Reinhardt，“正弦输出统计局的调查，国家的艺术”，1998年IEEE国际频率控制专题讨论会，1998年：370-376