测控新技术课程报告_可编程逻辑器件技术 本文关键词：可编程，测控，器件，新技术，逻辑
测控新技术课程报告_可编程逻辑器件技术 本文简介：测控新技术课程报告可编程逻辑器件技术摘要当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集
测控新技术课程报告_可编程逻辑器件技术 本文内容：
测控新技术课程报告
可编程逻辑器件技术
摘要
当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。
本文从FPGA／CPLD
概述、基于乘积项PLD/FPGA
结构原理、基于查找表PLD/FPGA
结构与原理和
FPGA／CPLD
开发环境与应用四个方面介绍可编程逻辑控制器技术。
关键词：可编程控制器，PLD，FPGA／CPLD,前言
PLD是可编程逻辑器件（Programable
Logic
Device）的简称，FPGA是现场可编程门阵列（Field
Programable
Gate
Array)的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。
PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。PLD能做什么呢？可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。
PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL）的进步。
早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。由于结构的限制，它们只能完成简单的数字逻辑功能。
其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以，
PLD能以乘积和的形式完成大量的组合逻辑功能。
这一阶段的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)。
PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输．出可以通过触发器有选择地被置为寄存状态。
PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。
PLA器件既有现场可编程的，也有掩膜可编程的。
在PAL的基础上，又发展了一种通用阵列逻辑GAL
(Generic
Array
Logic)，如GAL16V8,GAL22V10
等。它采用了EEPROM工艺，实现了电可按除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。
这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路。
为了弥补这一缺陷，20世纪80年代中期。
Altera和Xilinx分别推出了类似于PAL结构的扩展型
CPLD(Complex
Programmab1e
Logic
Dvice)和与标准门阵列类似的FPGA(Field
Programmable
Gate
Array)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。
这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。与门阵列等其它ASIC(Application
Specific
IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。
第一章
FPGA／CPLD
概述
FPGA(现场可编程门阵列)与
CPLD(复杂可编程逻辑器件)都是可编程逻辑器件，它们是在PAL、GAL等逻辑器件的基础之上发展起来的。同以往的PAL、GAL等相比较，FPGA／CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。这样的FPGA／CPLD实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件。比较典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列，它们开发较早，占用了较大的PLD市场。通常来说，在欧洲用Xilinx的人多，在日本和亚太地区用ALTERA的人多，在美国则是平分秋色。全球PLD/FPGA产品60%以上是由Altera和Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。当然还有许多其它类型器件，如：Lattice、Vantis、、Actel、Quicklogic、Lucent等。
尽管FPGA、CPLD和其它类型PLD的结构各有其特点和长处，但概括起来，它们是由三大部分组成的。一个二维的逻辑块阵列，构成了PLD器件的逻辑组成核心。输入／输出块，连接逻辑块的互连资源。连线资源，由各种长度的连线线段组成，其中也有一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入／输出块之间的连接。
对用户而言，CPLD与FPGA的内部结构稍有不同，但用法一样，所以多数情况下，不加以区分。
FPGA／CPLD芯片都是特殊的ASIC芯片，它们除了具有ASIC的特点之外，还具有以下几个优点：
（1）随着VlSI(Very
Large
Scale
IC，超大规模集成电路)工艺的不断提高单一芯片内部可以容纳上百万个晶体管，
FPGA／CPLD芯片的规模也越来越大，其单片逻辑门数已达到上百万门，它所能实现的功能也越来越强，同时也可以实现系统集成。
（2）FPGA／CPLD芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以，
FPGA／CPLD的资金投入小，节省了许多潜在的花费。
（3）用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同的功能。所以，用FPGA／PLD
试制样片，能以最快的速度占领市场。
FPGA／CPLD软件包中有各种输入工具和仿真工具，及版图设计工具和编程器等全线产品，电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。
当电路有少量改动时，更能显示出FPGA／CPLD的优势。电路设计人员使用FPGA／CPLD进行电路设计时，不需要具备专门的IC(集成电路)深层次的知识，
FPGA／CPLD软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。
15
第二章
基于乘积项PLD/FPGA
结构原理
2.1
基于乘积项（Product-Term）的PLD结构
采用这种结构的PLD芯片有：Altera的MAX7000，MAX3000系列（EEPROM工艺）,Xilinx的XC9500系列（Flash工艺）和Lattice,Cypress的大部分产品（EEPROM工艺）。
我们先看一下这种PLD的总体结构（以MAX7000为例，其他型号的结构与此都非常相似）。
图1
基于乘积项的PLD内部结构
图2
宏单元结构
这种PLD可分为三块结构：宏单元（Marocell），可编程连线（PIA）和I/O控制块。
宏单元是PLD的基本结构，由它来实现基本的逻辑功能。图3中LAB
n部分是多个宏单元的集合（因为宏单元较多，没有一一画出）。可编程连线负责信号传递，连接所有的宏单元。I/O控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。
图1
左上的INPUT/GCLK1，INPUT/GCLRn,INPUT/OE1,INPUT/OE2
是全局时钟，清零和输出使能信号，这几个信号有专用连线与PLD中每个宏单元相连，信号到每个宏单元的延时相同并且延时最短。
宏单元的具体结构见图2。图中，左侧是乘积项阵列，实际就是一个与或阵列，每一个交叉点都是一个可编程熔丝，如果导通就是实现“与”逻辑。后面的乘积项选择矩阵是一个“或”阵列。两者一起完成组合逻辑。图右侧是一个可编程D触发器，它的时钟，清零输入都可以编程选择，可以使用专用的全局清零和全局时钟，也可以使用内部逻辑（乘积项阵列）产生的时钟和清零。如果不需要触发器，也可以将此触发器旁路，信号直接输给PIA或输出到I/O脚。
2.2
乘积项结构PLD的逻辑实现原理
下面我们以一个简单的电路为例,具体说明PLD是如何利用以上结构实现逻辑的，电路如下图：
图3
逻辑电路
假设组合逻辑的输出(AND3的输出)为f，则f=(A+B)*C*(!D)=A*C*!D
+
B*C*!D
(
我们以!D表示D的“非”)，
PLD将以下面的方式来实现组合逻辑f:
图4
PLD实现的组合逻辑
A、B、C、D由PLD芯片的管脚输入后进入可编程连线阵列（PIA），在内部会产生A、A反、B、B反、C、C反、D、D反8个输出。图中每一个叉表示相连（可编程熔丝导通），所以得到：f=
f1
+
f2
=
(A*C*!D)
+
(B*C*!D)
。这样组合逻辑就实现了。时钟信号CLK由I/O脚输入后进入芯片内部的全局时钟专用通道，直接连接到可编程触发器的时钟端。可编程触发器的输出与I/O脚相连，把结果输出到芯片管脚。图4的电路是一个很简单的例子，只需要一个宏单元就可以完成。但对于一个复杂的电路，一个宏单元是不能实现的，这时就需要通过并联扩展项和共享扩展项将多个宏单元相连，宏单元的输出也可以连接到可编程连线阵列，再做为另一个宏单元的输入。这样PLD就可以实现更复杂逻辑。
第三章
基于查找表PLD/FPGA
结构与原理
3.1
查找表（Look-Up-Table）的原理与结构
采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。
查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。
目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。
当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。
下面是一个4输入与门的例子，
实际逻辑电路
LUT的实现方式
a,b,c,d
输入
逻辑输出
地址
RAM中存储的内容
0000
0
0000
0
0001
0
0001
0
0
.
0
1111
1
1111
1
图5
与门电路
3.2
基于查找表（LUT）的FPGA的结构
我们看一看xilinx
Spartan-II的内部结构，如下图：
图6
xilinx
Spartan-II的内部结构
Spartan-II主要包括CLBs，I/O块，RAM块和可编程连线（未表示出）。在spartan-II中，一个CLB包括2个Slices,每个slices包括两个LUT，两个触发器和相关逻辑。
Slices可以看成是SpartanII实现逻辑的最基本结构
(xilinx其他系列，如SpartanXL,Virtex的结构与此稍有不同，具体请参阅数据手册）
altera的FLEX/ACEX等芯片的结构如下图：
图7
altera
FLEX/ACEX
芯片的内部结构
图8
逻辑单元（LE）内部结构
FLEX/ACEX的结构主要包括LAB，I/O块，RAM块（未表示出）和可编程行/列连线。在FLEX/ACEX中，一个LAB包括8个逻辑单元（LE）,每个LE包括一个LUT，一个触发器和相关的相关逻辑。LE是FLEX/ACEX芯片实现逻辑的最基本结构(altera其他系列，如APEX的结构与此基本相同，具体请参阅数据手册)。
3.3
查找表结构的FPGA逻辑实现原理
我们还是以下面这个电路的为例：
图9
逻辑电路
A、B、C、D由FPGA芯片的管脚输入后进入可编程连线，然后作为地址线连到到LUT，LUT中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出，这样组合逻辑就实现了。
该电路中D触发器是直接利用LUT后面D触发器来实现。时钟信号CLK由I/O脚输入后进入芯片内部的时钟专用通道，直接连接到触发器的时钟端。触发器的输出与I/O脚相连，把结果输出到芯片管脚。这样PLD就完成了上图所示电路的功能。（以上这些步骤都是由软件自动完成的，不需要人为干预）
这个电路是一个很简单的例子，只需要一个LUT加上一个触发器就可以完成。对于一个LUT无法完成的的电路，就需要通过进位逻辑将多个单元相连，这样FPGA就可以实现复杂的逻辑。
由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。
也有少数FPGA采用反熔丝或Flash工艺，对这种FPGA，就不需要外加专用的配置芯片。
3.4
其他类型的FPGA和PLD
随着技术的发展，在2004年以后，一些厂家推出了一些新的PLD和FPGA，这些产品模糊了PLD和FPGA的区别。例如Altera最新的MAXII系列PLD，这是一种基于FPGA（LUT）结构，集成配置芯片的PLD，在本质上它就是一种在内部集成了配置芯片的FPGA，但由于配置时间极短，上电就可以工作，所以对用户来说，感觉不到配置过程，可以传统的PLD一样使用，加上容量和传统PLD类似，所以altera把它归作PLD。
还有像Lattice的XP系列FPGA，也是使用了同样的原理，将外部配置芯片集成到内部,在使用方法上和PLD类似，但是因为容量大，性能和传统FPGA相同，也是LUT架构，所以Lattice仍把它归为FPGA。
第四章
FPGA／CPLD
开发环境与应用
如何使用PLD呢？其实PLD的使用很简单，学习PLD比学习单片机要简单的多，有数字电路基础，会使用计算机，就可以进行PLD的开发。
4.1
CPLD/FPGP开发环境
开发PLD需要了解两个部分：PLD开发软件和PLD本身。
由于PLD软件已经发展的相当完善，用户甚至可以不用详细了解PLD的内部结构，也可以用自己熟悉的方法：如原理图输入或HDL语言来完成相当优秀的PLD设计。所以对初学者，首先应了解PLD开发软件和开发流程。了解PLD的内部结构，将有助于提高我们设计的效率和可靠性。
如何获得PLD开发软件软件呢?
许多PLD公司都提供免费试用版或演示版(当然商业版大都是收费的），例如：可以免费从www.16fw.com
上下载Altera公司的
QuartusII
（web版），或向其代理商索取这套软件。Xilinx
公司也提供免费软件：ISE
WebPack,这套可以从xilinx网站下载。Lattice
提供isplever
Base版下载，Actel等公司也都有类似的免费软件提供。以上免费软件都需要在网上注册申请License文件，如果您对License的安装还有不清楚，请仔细阅读相关网页上的说明，也可以下载这篇文档：EDA软件的license管理与安装。
通常这些免费软件已经能够满足一般设计的需要，当然，要想软件功能更强大一些，只能购买商业版软件。
如果您打算使用VHDL或Verilog
HDL硬件描述语言来开发PLD/FPGA,通常还需要使用一些专业的HDL开发软件,这是因为FPGA厂商提供的软件的HDL综合能力一般都不是很强,需要其他软件来配合使用,详细情况可以通过浏览:查阅厂家有关资料以获得等多信息.
对于PLD产品，一般分为：基于乘积项（Product-Term）技术，EEPROM（或Flash）工艺的中小规模PLD，以及基于查找表（Look-Up
table）技术，SRAM工艺的大规模PLD/FPGA。EEPROM工艺的PLD密度小，多用于5,000门以下的小规模设计，适合做复杂的组合逻辑，如译码。SRAM工艺的PLD(FPGA)，密度高，触发器多，多用于10,000门以上的大规模设计，适合做复杂的时序逻辑，如数字信号处理和各种算法。
目前有多家公司生产CPLD/FPGA，最大的三家是：ALTERA，XILINX，Lattice,可以通过网络查找厂家信息以获得更多资料。
4.2
PLD/FPGA的分类和使用
在PLD/FPGA开发软件中完成设计以后，软件会产生一个最终的编程文件（如
.pof
）。如何将编程文件烧到PLD芯片中去呢？
对于基于乘积项（Product-Term）技术，EEPROM(或Flash)工艺的PLD（如Altera的MAX系列，Lattice的大部分产品，Xilinx的XC9500，Coolrunner系列)，
厂家提供编程电缆，电缆一端装在计算机的并行打印口上，另一端接在PCB板上的一个十芯插头，PLD芯片有四个管脚（编程脚）与插头相连。（如图）。它向系统板上的器件提供配
置或编程数据，这就是所谓的在线可编程（ISP，如下图）。Byteblaster使用户能够独立地配置PLD器件，而不需要编程器或任何其它编程硬件。编程电缆可以向代理商购买，也可以根据厂家提供的编程电缆的原理图自己制作，成本仅需一，二十元。
早期的PLD是不支持ISP的，它们需要用编程器烧写。目前的PLD都可以用ISP在线编程，也可用编程器编程。这种PLD可以加密，并且很难解密，所以常常用于单板加密。
对于基于查找表（LUT，Look-Up
table）技术，SRAM工艺的FPGA（如Altera的所有FPGA，如ACEX，Cyclone,Stratix系列，Xilinx的所有FPGA，如Spartan,Virtex系列，Lattice的EC/ECP系列等），由于SRAM工艺的特点，掉电后数据会消失，因此调试期间可以用下载电缆配置PLD器件，调试完成后，需要将数据固化在一个专用的EEPROM中（用通用编程器烧写，也有一些可以用电缆直接改写），上电时，由这片配置EEPROM先对FPGA加载数据，十几个毫秒到几百个毫秒后，FPGA即可正常工作。(亦可由CPU配置FPGA)。但SRAM工艺的PLD一般不可以直接加密。
还有一种反熔丝（Anti-fuse）技术的FPGA，如Actel，Quicklogic的部分产品就采用这种工艺。但这种的PLD是不能重复擦写，需要使用专用编程器，所以开发过程比较麻烦，费用也比较昂高。但反熔丝技术也有许多优点：布线能力更强，系统速度更快，功耗更低，同时抗辐射能力强，耐高低温，可以加密，所以在一些有特殊要求的领域中运用较多，如军事及航空航天。
为了解决反熔丝FPGA不可重复擦写的问题，Actel等公司在90年代中后期开发了基于Flash技术的FPGA，如ProASIC系列，这种FPGA不需要配置，数据直接保存在FPGA芯片中，用户可以改写（但需要10几伏的高电压）。
结论
通过学习测控新技术这门课程，我对可编程逻辑器件技术有了一定的了解。PLD是可编程逻辑器件（Programable
Logic
Device）的简称，FPGA是现场可编程门阵列（Field
Programable
Gate
Array)的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。
PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。
PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL）的进步。当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。
掌握了这门课程，对于我们以后的学习和生活都有很大的帮助，今后我要继续加强这方面的学习，更加刻苦努力，争取更好的掌握这方面的技术。
参考文献
[1]
朱明程.可编程逻辑控制器原理及应用[M].西安：西安电子科技大学出版社，2001.
[2]
邱公伟.可编程控制器网络通信与应用[M].北京：清华大学出版社，2001.
[3]
骆德汉.可编程控制器与现场总线网络控制[M].
广州：科学出版社，2005.8.
[4]
陈立定.电气控制与可编程控制器[M].
天津：清华南理工大学出版社，2001.
[5]
王也彷.可编程控制器应用技术[M].
广州：机械工业出版社，2001.
[6]
王兰军.单片机与可编程控制器[M].
山东：科学技术出版，2005.8.
[7]
郁汉琪.可编程控制器原理及应用[M].
广东：中国电力出版社，2004.7.