数字钟设计报告 (2) 本文关键词：报告，设计，数字钟
数字钟设计报告 (2) 本文简介：南京师范大学电气与自动化工程学院课程设计报告（2013—2014学年第二学期）题目：数字钟班级：学号：姓名：专业：专业方向：指导教师：设计时间：目录一、设计任务及要求1二、设计方案及原理框图1三、单元电路的具体设计21.由555定时器构成1kHz信号发生器22.分频器23.分、秒计时电路34.时计时
数字钟设计报告 (2) 本文内容：
南
京
师
范
大
学
电气与自动化工程学院
课
程
设
计
报
告
（2013
—2014
学年第二学期）
题
目：
数字钟
班
级：
学号：
姓
名：
专
业：
专业方向：
指导教师：
设计时间：
目
录
一、设计任务及要求1
二、设计方案及原理框图1
三、单元电路的具体设计2
1.由555定时器构成1kHz信号发生器2
2.分频器2
3.分、秒计时电路3
4.时计时电路4
5.显示电路5
6.校时电路5
7.报时电路7
四、整体电路原理图及其仿真结果8
五、心得体会10
六、元器件清单10
七、附录11
八、参考文献16
1、
设计任务及要求
1、
具有24小时计时功能。
计时脉冲为1HZ，其中小时：24进制，分钟、秒：60进制。
2、具有校时功能。校时脉冲：0.1HZ。
3、具有整点闹时功能。
二、设计方案及原理框图
1、设计方案
数字时钟主要由振荡器、分频器、计数器、译码器、校时、报时这六种电路组成。首先，由振荡器产生1000HZ的信号，使用分频器产生标准的1HZ信号。然后分别搭接实现二十四进制时、六十进制分、六十进制秒的计数电路，把1HZ的信号送入秒信号计数器。再搭接校时电路，分与时之间通过校时电路连接。分、秒信号继续整点报时功能。最后，通过译码器连接显示数码管。
2、
原理框图
图1、数字钟的原理框图
三、单元电路的具体设计
1、由555定时器构成的1kHZ信号发生器图2、555引脚图
图2、由555定时器构成的1kHZ信号发生器
输出频率：f=1.43/[(R1+2R2)C]
R2选用500Ω的定值电阻，R1选用0—1kΩ的滑动变阻器，C选用1μF。
2、分频器
74LS90计数器是一种中规模二一五进制计数器，用三片74LS90可构成千分频电路，进而产生1Hz的脉冲信号（74LS90功能表详见附录）。
图3中：
R0(1)、R0(2)为清零端，两者同时为高电平时实现清零功能，清零方式为异步；
R9(1)、R9(2)为置数端，两者同时为高电平时实现置数功能，此时，输出端QD、QC、QB、QA输出为1001；
CP1、CP2为脉冲输入端，当脉冲从CP1进去，QA接CP2，输出从QD、QC、QB、QA输出时为十进制计数，如图4所示。
图4、74LS90十进制接法
图3、74LS90引脚图
图5、由3片74LS90搭接的千分频电路
3、
分、秒计时电路（六十进制计数器）
根据数字时钟的原理框图可知，整个计数器电路由秒计数器、分计数器和
时计数器串接而成。秒脉冲信号经过6级计数器，分别得到秒个位、秒十位、分个位、分十位以及时个位、时十位的计时，用6片中规模的计数器实现。
秒计数器和分计数器都是六十进制，选用74LS161，采用反馈清零法搭接计数器（74LS161引脚图以及功能表详见附录）。
图6、74LS161搭接的分/秒计时电路
4、
时计时电路（二十四进制计数器）
图7、74LS192搭接的时计时电路
时计数器是二十四进制计数器，选用BCD同步可逆双时钟计数器74LS192搭接电路（74LS192引脚图以及功能表详见附录）。
5、
显示电路
目前国内外生产的LED数码显示种类繁多，型号各异。此设计中选用CD4511，它具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流，可直接驱动共阴LED数码管（CD4511引脚图以及功能表详见附录）。
图8、CD4511搭接的显示电路
6、
校时电路
当数字钟接通电源或者计时出现误差时，需要校正时间（或者称校时），校时是数字应具备的基本功能，一般电子手表都具有时、分、秒等校时功能，而我们这里只进行时和分的校时。
在小时校正时不影响分和秒的正常计时，在分校时不影响秒和小时的正常计时。校时电路具体如下：脉冲信号经过计数器，分别得到：秒个位、十位，分个位、十位以及时个位、十位的计时。秒、分计数器为60进制，小时为24小时。
图9、校时电路
图9、74LS00以及74LS04搭接的校时电路
7、
报时电路
一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒。本设计中，电路应在整点前10秒钟内每隔一秒报一次时，即59分51、53、55、57、59秒进行整点报时，仅需要保持时“十位、个位”、分“十位”不变分“个位”在1、3、5、7、9时即可，也就是说当分“个位”的Q0为1时电路开始报时，蜂鸣器从51秒开始每隔一秒鸣响一次达到报时的目的。
图10、报时电路
4、
整体电路原理图及其仿真结果
图11（1）、整体电路原理图及仿真图
图11（2）、整体电路原理图及仿真图
5、
心得体会
本次数字钟综合设计实验给我们提供了一个理论联系到实际的绝佳平台，让我们从实践中加深了对所学知识的理解。
在设计方案时，我与我的队友仔细认真地讨论各个单元电路所需要的芯片，尽量用最精准的方式设计出本次试验。为了保证正确，我们跟别的组相互讨论，多做比较，集思广益。在用prteous进行原理图的电子绘制时，我们遇到了一些困难，这个软件我们从来没有接触过，差不多接近与自学，我们边用边学，有不懂的就请教同学或者上网下载教程，由于有时间的限定，经常弄到晚上两、三点钟，但是想到学习本来就是一件艰苦的事，大家一起弄一个东西时有感觉很值得。那个时候真是十分的投入。这时我才感觉这是一件艰难的事，当初的兴奋劲减了不少。
有时候可能稍微粗心一点，就会发生各种意想不到的错误，然后要费好久的时间去挑错。
在整个实验过程中，我们也学到很多的东西。加强了团队合作精神，磨练了我们的意志力。我们各人之间好好的配合，分工合作，设计过程没有一团乱麻。更为可贵的是，我们彼此鼓励，同舟共济地。此次试验加强我们对电子器件的了解，又使得我们又学会了新的软件，让我们从实践中加深了对所学知识的理解，提高了我们的动手能力。
总的来说这次课程设计安排得很合理，并且给我们提供了另一种方式学习的平台，希望以后多多参加这样的实践课程。
6、
元器件清单
序号
名称
型号
数量
1
振荡器
555
1
2
十进制计数器
74LS90
3
3
四位二进制计数器（直接清除）
74LS161
4
4
BCD同步可逆双时钟计数器（带清除）
74LS192
2
5
四2输入与非门
74LS00
11
6
BCD-七段锁存/译码/驱动
4511
6
7
七段显示数码管
7SEG-COM-CAT
6
8
六倒相器
74LS04
6
9
双4输入与门
74LS21
2
10
三极管
NPN
1
11
电阻
-
5
12
滑动变阻器
-
1
13
蜂鸣器
-
1
14
电容
-
4
15
开关
-
2
表1：元器件清单
七、附录
1、555定时器
附图1、555定时器的引脚图
2、十进制计数器74LS90
附表1、74LS90功能表
3、四位二进制计数器74LS161
附图2、74LS161引脚图
附表2、74LS161功能表
4、
BCD同步可逆双时钟计数器74LS192
附图3、74LS192引脚图以及逻辑图
附表3、74LS192功能表
5、
BCD-七段锁存/译码/驱动CD4511
附图4、CD4511引脚图
附表4、CD4511功能表
6、四2输入与非门74LS00
附图5、74LS00引脚图
7、
六倒相器74LS04
附图6、74LS04引脚图
8、74LS21引脚图
附图7、74LS21引脚图
八、参考文献
【1】
华中科技大学电子技术课程组，康华光主编.
电子技术基础（数字部分）.
北京：高等教育出版社，
2006
【2】赵建华，雷志勇主编.
电子技术课程设计.
北京：中国电力出版社，
2011
【3】陈余寿，郭爱琴编.
电子技术实践训练——实验部分.
南京师范大学电气与自动化工程学院专业基础部
第
16
页
篇2：《数字钟设计报告》
《数字钟设计报告》word版 本文关键词：报告，设计，数字钟，word
《数字钟设计报告》word版 本文简介：电子课程设计——数字钟学院：电子信息工程学院专业、班级：电子131502班姓名：李泓学号：201315020213指导教师：黄庆彩2015年12月24日目录第1章设计任务与要求2第2章总体框图22.1、设计方案一32.2、设计方案二32.3、方案确定3第3章选择器件33.1、555定时器33.2、计
《数字钟设计报告》word版 本文内容：
电子课程设计
——数字钟
学院
：
电子信息工程学院
专业、班级：
电子131502班
姓名
：
李泓
学号
：
201315020213
指导教师
：
黄庆彩
2015年12月24日
目录
第1章
设计任务与要求2
第2章
总体框图2
2.1、设计方案一3
2.2、设计方案二3
2.3、方案确定3
第3章
选择器件3
3.1、555定时器3
3.2、计数器74LS160.5
3.3、译码器74LS47.6
3.4、七段共阳数码管7
3.5、六非门74LS04.8
3.6、四2输入与门74LS08.8
3.7、四2输入或门74LS32.8
第4章
功能模块8
4.1、利用555定时器产生秒脉冲和调时连续脉冲9
4.2、00～59六十进制计数器设计.9
4.3、00～23二十四进制计数器设计.11
4.4、整点报时电路.11
4.5、调时电路.12
4.6、数字实验箱上验证所模块的功能.12
第5章
总体设计电路图13
5.1、电路整体工作情况.13
5.2、硬件实验结果.15
5.3、电路改进.16
17
数字钟
一、设计任务与要求
用中小规模集成电路设计一台能显示时、分、秒的数字钟。
1、
秒、分为00～59六十进制计数器。
2、
时为00～23二十四进制计数器。
3、
具有校时功能，可手动校正：能分别进行秒、分、时的校正，只要将开关置于手动位置，可分别对秒、分、时进行连续脉冲输入的校正。
4、
具有整点报时功能：整点报时电路要求在每个整点时鸣叫一次。
二、总体框图
整点报时
秒显示
时显示
分显示
译码器
译码器
译码器
60进制计数器
24进制计数器
60进制计数器
正常时钟信号
数据选择器
调时连续脉冲
控制电路
图2-1
数字钟原理框图
基本原理为用十进制计数器分别构成两个00～59六十进制的计数器与一个00～23的二四进制计数器来实现秒、分、时的功能。通过译码器将信号送入数码管实现时间的显示。用分计数器的进位信号来控制蜂鸣器的工作状态，实现整点报时功能。将正常的时钟信号与调时用的连续脉冲信号送入二选一的数据选择器，再由开关电路控制两信号的传输情况，实现连续脉冲调时功能。
2.1、方案一
将32.768KHz的晶振产生的信号通过十四进制计数器进行十四分频再经过D触发器二分频产生1Hz秒信号。用十进制计数器74LS160级联分别构成秒、分、时计数模块，用4511芯片译码驱动七段液晶显示器。调时用的连续脉冲信号可由十四进制计数器十二分频提供。用多路数据选择器74LS151来为正常时钟信号和调时脉冲提供通道，用开关和优先编码器控制。用NPN型三极管与蜂鸣器组成报时电路。
2.2、方案二
用两个555定时器分别构成1Hz的秒脉冲发生器和7.5Hz的连续调时脉冲。用十进制计数器74LS160级联分别构成秒、分、时计数模块，用译码器74LS47驱动七段共阳数码管。用与门与或门构成二选一数据选择器，用开关控制。用NPN型三极管与蜂鸣器组成报时电路。
2.3、方案确定
两个方案都有各自的好处，用晶振产生的秒信号稳定且比较精确，555定时器产生的秒脉冲虽然受电阻、电容的影响，产生的信号虽没有晶振精确，但能用实验箱进行硬件实现。方案一中译码显示部分也由于硬件限制不便于实现。比较两方案的数据选择方式，前者用集成芯片设计要想实现秒、分、时的校正，需要三片74LS151，照成资源浪费。后者用门电路直接设计简单实用。基于实验箱硬件可实现性，选用方案二。
3、
选择器件
表3-1器件选择
元件名称
元件个数
555定时器
2
74LS160
6
74LS47
6
七段共阳数码管
6
74LS04
1
74LS08
3
74LS32
1
3.1、555定时器
555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。通常，双极型定时器具有较大的驱动能力，而CMOS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽，并可承受较大的负载电流。双极型定时器电源电压范围为5～16V，最大负载电流可达200mA；CMOS定时器电源电压范围为3～18V，最大负载电流在4mA以下。555定时器内部结构的简化原理图如图3-1所示。它由3个阻值为5kΩ的电阻组成的分压器、两个电压比较器C1和C2、基本RS触发器、放电三级管VT以及缓冲器G4组成。
图3-1-1
555定时器内部结构框图和符号图
比较器C1的反相端是阈值输入端；若同相端不外接控制信号,则是电阻分压得到的参考电压(2/3)Vcc。比较器C2的同相端是触发端；反相端是电阻分压得到的参考电压(1/3)Vcc。当放电晶体管VT导通时，放电端与地相连。
在复位端加低电平信号，锁存器复位，可以使Vo输出低电平。正常工作时，复位端应加高电平。控制端所加电压可以改变比较器C1同相端、比较器C2反相端的电压值，因此也改变比较器C1反相端的阈值电压和比较器C2同相端的触发电压。若控制端不外接电压，则比较器C1同相端电压为(2/3)Vcc，比较器C2反相端电压为(1/3)Vcc。若复位端为高电平，则输入信号VI1、VI2与输出状态之间关系如下所述。①阈值电压VI1>(2/3)Vcc，触发端电压VI2>(1/3)Vcc，锁存器的~R端为低电平
，~S为高电平，锁存器输出Q为0，放电管导通，输出Vo为低电平。②阈值电压VI1(1/3)Vcc，锁存器的~R端为高电平
，~S为高电平，锁存器输出Q保持不变，放电管维持原状不变，输出状态不变。③阈值电压VI1(2/3)Vcc，触发端电压VI2(2/3)Vcc
>(1/3)Vcc
1
0
导通
(1/3)Vcc
1
保持
保持
(2/3)Vcc
<(1/3)Vcc
1
1
截止
3.2、计数器74LS160
160为可预置的十进制同步计数器，其清除端是异步的。当清除端~CLR为低电平时，不管时钟端CLK状态如何，即可完成清除功能。
图3-2-1
74LS160内部结构框图和符号图
TC
(RCO)
进位输出端
CEP(ENP)
计数控制端
Q0～Q3
(QA～QD)
输出端
CET(ENT)
计数控制端
CP(CLK)
时钟输入端（上升沿有效，Multisim中为下降沿有效）
/MR
(~CLR)
异步清除输入端（低电平有效）
/PE
(~LOAD)
同步并行置入控制端（低电平有效）
P0～P3(A～D)
同步并行置入端
当计数始能端ENP与ENT同时有效即同为高电平，以及清零端~CLR、置数端~LOAD无效时，160在时钟下降沿作用下循环计数，范围为0～9。在计数过程中若ENP与ENT中任意一个无效或同时无效，160会退出计数状态进入保持状态。若在计数过程中，停止提供时钟信号，160也会进入保持状态。
160具异步清零功能，即当要实现十进制内的0～M进制计数器时可以将计到M+1时的输出信号通过与非门反馈给清零端。其清零信号不受时钟端CLK的影响，计到M+1时立即清零，M+1这个数就像没出现过一样。
160具同步置数功能，即当要实现十进制内的0～M进制计数器时可以将计到M时的输出信号通过与非门反馈给置数端。其置数端受时钟CLK的控制，当计到M这个数时为置数端提供了一个低电平，但需要等到CLK有下降沿时160才会置零。
若要实现大于十进制的计数器，可以按需要将多片160级联起来，可以用同步级联或异步级联。同步级联为所有160都用同一CLK信号，低位的进位信号为高位的计数始能。异步级联为所有160计数始能都有效，低位的进位信号为高位的CLK信号。
表3-2-1
74LS160功能表
输入
输出
~CLR
~LOAD
ENT
ENP
CLK
0
×
×
×
×
异步清零
1
0
×
×
↓
同步预置
1
1
1
1
↓
计数
1
1
0
×
×
保持
1
1
×
0
×
保持
3.3、译码器74LS47
译码器的逻辑功能是将每个输入的二进制代码译成对应的输出的高、低电平信号。常用的译码器电路有二进制译码器、二--十进制译码器和显示译码器。译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用，表3-4列出了74LS47的真值表，表示出了它与数码管之间的关系。图3-3为其内部结构框图与符号图。
图3-3-1
74LS47内部结构框图和符号图
74LS47管脚功能如下：
~LT：试灯输入，是为了检查数码管各段是否能正常发光而设置的。当LT=0时，无论输入A3(D)，A2(C)，A1(B)，A0(A)为何种状态，译码器输出均为低电平，也就是七段将全亮,若驱动的数码管正常，是显示8。
~BI：灭灯输入，是为控制多位数码显示的灭灯所设置的。当BI=0时，不论LT和输入A3(D)，A2(C)，A1(B)，A0(A)为何种状态，译码器输出均为高电平，使共阳极数码管熄灭。
~RBI：灭零输入，它是为使不希望显示的0熄灭而设定的。当对每一位A3=A2=A1=A0=0时，本应显示0，但是在RBI=0作用下，使译码器输出全为高电平。其结果和加入灭灯信号的结果一样，将0熄灭。
RBO：灭零输出，它和灭灯输入BI共用一端，两者配合使用，可以实现多位数码显示的灭零控制。
表3-3-1
74LS47功能表
~LT
~RBI
~BI/RBO
D
C
B
A
ABCDEFG
说明
0
×
1
××××
0000000
试灯
×
×
0
××××
1111111
熄灭
1
0
0
0
0
0
0
1111111
灭零
1
1
1
0
0
0
0
0000001
0
1
×
1
0
0
0
1
1001111
1
1
×
1
0
0
1
0
0010010
2
1
×
1
0
0
1
1
0000110
3
1
×
1
0
1
0
0
1001100
4
1
×
1
0
1
0
1
0100100
5
1
×
1
0
1
1
0
1100000
6
1
×
1
0
1
1
1
0001111
7
1
×
1
1
0
0
0
0000000
8
1
×
1
1
0
0
1
0001100
9
图3-3-2
74LS47译码输出显示字形图
3.4、七段共阳数码管
这类数码管就是把所有LED的阳极连接到共同接点CA,CA与Vcc相连，而每个LED的阴极分别为A、B、C、D、E、F、G。
图3-4-1
七段共阳数码管内部结构图和符号图
图中的(A～G)7个LED分别与74LS47的7个输出端OA～OG相对应，通过控制各个LED的亮灭来显示数字。
3.5、六非门74LS04
图3-5-1
74LS04内部结构图和符号图
74LS04内部包含6个非门，其功能为：。
3.6、四2输入与门74LS08
图3-6-1
74LS08内部结构图和符号图
74LS08内部为四个两输入的与门，其功能为：。
3.7、四2输入或门74LS32
图3-7-1
74LS32内部结构图和符号图
74LS32内部为四个两输入的或门，其功能为：。
四、功能模块
4.1、利用555定时器产生秒脉冲和调时连续脉冲
图4-1-1
555定时器构成多弦振荡器
从电路图可知，通过电阻R1和R2向电容C1充电，充到VC1=(2/3)Vcc时，比较器C1输出低电平，输出端输出低电平，放电管导通，电容通过电阻R2放电；放电到VC1=(1/3)Vcc时，比较器C2输出低电平，输出端输出高电平，放电管截止，电容开始充电，如此循环，产生振荡。
充电时间T1计算：
放电时间T2计算：
图4-1-2
工作波形图
振荡周期为：
（1）秒信号：T=（168+2*68）*4.7*10^(-3)=985.872
ms≈1s,F=1Hz。
（2）调时脉冲：T=（100+2*47）*1*10^(-3)=133.86
ms
，
F≈7.5Hz。
实际仿真情况如下：
图4-1-3
1Hz仿真波形
图4-1-4
7.5Hz仿真波形
4.2、00～59六十进制计数器设计
秒计数器采用两片160异步级联构成，其中各位直接用160的进位端RCO为十位的160提供时钟CLK信号，当个位计到9后RCO发出一个单脉冲，十位在下降沿的作用下加1。十位用异步清零功能实现0～5六进制，当计到6时由与非门给出低电平使~CLR有效，然后清零。总的来看，当计数器计到59时，个位的进位信号使十位清零的同时个位也回到了零，从而实现了00～59的六十进制计数器。分计数器的原理与秒计数器完全一致，区别在于秒信号计数器CLK由秒信号发生器提供，而分计数器CLK由秒计数器计到59后的进位信号提供。图中让与门输出作为进位信号，是为了防止调时总开关S4状态改变对分、时计数器产生影响。
图4-2-1
秒计数器
图4-2-2
分计数器
4.3、00～23二十四进制计数器设计
图4-3-1
时计数器
小时计数器设计原理与秒、分计数器相同，由两片160异步级联构成。十位160的CLK由个位160的RCO提供，为实现二十四进制，由十位与个位同时提供清零信号。利用160的异步清零功能，当十位计到2时，与非门的一个输入端为1，当个位计到4时与非门的另一输入端也为1，则与非门输出端为0，这时十位和个位同时清零。实现了00～23的二十四进制计数器。其个位160的CLK由分计数器进位信号提供。
秒、分、时三部分译码显示电路完全相同，让74LS47的~LT、~RBI、~BI/RBO为高电平，47进入正常译码状态。160的输出端QA～QD与7447的输入端A～D一一对应，QA～QD变化范围为0000～1001，通过47译码后再数码管上显示出相应的数字。
4.4、整点报时电路
电路由蜂鸣器与NPN型三极管与100Ω电阻构成，其中蜂鸣器由5V电压驱动，允许最大电流为0.01A。当分、秒计数器到59分59秒后分计数器通过与门给出一个单脉冲进位信号，三极管在单脉冲高电平时导通，当分进位信号回到低电平后三极管截止，蜂鸣器在这个过程中鸣叫一声，实现整点报时。
图4-4-1
整点报时电路
4.5、调时电路
图4-5-1
连续脉冲调时电路
电路中与门U76、U71和非门U70组成了提供秒计数器CLK信号的二选一数据选择器。与门U68、U67和非门U66组成了提供分计数器CLK信号的二选一数据选择器。与门U74、U73和非门U72组成了提供时计数器CLK信号的二选一数据选择器。当总开关4与调秒开关1、调分开关2、调时开关3都断开时，与门U71、U67、U73的一个输入端为低电平，这三个与门都被封锁，输出0；与门U76、U68、U74的一个输入端为高电平基准秒信号可以通过与门和非门到达秒计数器时钟端，同样的秒进位、分进位也能到达高位的时钟端。
当调时总开关4闭合，低电平送给与门U76、U68、U74，将其封锁；这时若其余三个调时开关仍是打开状态，秒、分、时计数器时钟端都无信号输入，进入暂停状态。
（1）当开关1闭合，U71的一个输入端为1，7.5Hz脉冲通过与门和非门到达秒计数器时钟端，开始连续脉冲调秒。
（2）当开关2闭合，U67的一个输入端为1，7.5Hz脉冲通过与门和非门到达分计数器时钟端，开始连续脉冲调分。
（3）当开关3闭合，U73的一个输入端为1，7.5Hz脉冲通过与门和非门到达时计数器时钟端，开始连续脉冲调时。
4.6、数字实验箱上验证所模块的功能
试验箱上验证了秒、分的六十进制计数器，其工作正常。连续脉冲调时功能，
能够实现，但有误差。
图4-6-1
秒、分显示
五、总体设计电路图
5.1、电路整体工作情况
四个开关从左到右依次为：[3]、[2]、[1]、[4]，4为调时总开关，1为调秒开关，2为调分开关，3为调时开关。
正常工作时开关4、1、2、3都断开：
图5-1-1
时钟正常工作时的仿真图
调秒时开关4、1闭合，开关2、3断开：
图5-1-2
时钟调秒仿真图
调分时开关4、2闭合，开关1、3断开：
图5-1-3
时钟调分仿真图
调时时开关4、3闭合，开关1、2断开：
图5-1-4
时钟调时仿真图
示波器波形图中绿色部分为蜂鸣器负端电平由高变低后瞬间又变高的变化。
整点报时仿真：
图5-1-5
报时仿真图
图中从左到右依次为时计数器、分计数器、秒计数器；左下的555定时器构
成的多弦振荡器发出7.5Hz的调时脉冲；右下的555定时器构成的多弦振荡器发出1Hz的秒脉冲。1Hz信号与7.5Hz信号通过数据选择器（右）与秒计数器的CLK端相连；秒进位信号与7.5Hz信号通过数据选择器（中）与分计数器的CLK端相连；分进位信号与7.5Hz信号通过数据选择器（左）与时计数器的CLK端相连。开关4控制1Hz信号、秒进位信号、分进位信号这三个正常时钟信号的传输状况；开关1、2、3分别控制右、中、左数据选择器中7.5Hz信号的传输状况。
数字钟整体工作情况正常，计时与标准时钟相比存在一些误差，应该由门电路延时引起。可以实现调秒、调分、调时与整点报时功能。
5.2、硬件实验结果
硬件实验中用了两片十进制计数器74LS160、两片译码器47LS47、一个四2输入或门74LS32、一个四2输入与门74LS08以及一个六非门74LS04。用160级联构成六十进制秒计数器，用两个与门与一个或门构成二选一数据选择器，显示模块用7447译码驱动共阳数码管。
当调时总开关给1和调秒开关给0时，秒正常计数，当调时总开关给0时，时钟暂停，当调秒开关给1时，可以实现调秒，当调秒开关再回到0，调秒结束，当调时总开关再回到1，正常计时。但由于在调秒开关从1达到0的过程中有振荡，160在遇到有效时钟沿的时候又有计数，所以不能实现精确调秒。
图5-2-1
秒显示及调秒
5.3、电路改进
要实现精确调时需要给调时开关消抖：
图5-3-1
开关消抖
篇3：数字钟实验报告--多功能计时电路的设计
数字钟实验报告--多功能计时电路的设计 本文关键词：多功能，计时，电路，实验，报告
数字钟实验报告--多功能计时电路的设计 本文简介：南京理工大学电类综合实验报告题目：多功能计时电路的设计--数字钟姓名：马冯生学号：114116001203学院：材料学院专业：材料加工工程指导：电子技术中心完成时间：2015年3月24日目录一、引言二、实验目的三、实验设计要求四、实验原理及框图五、单元电路设计及其电路六、实验中遇到的问题及解决方法七
数字钟实验报告--多功能计时电路的设计 本文内容：
南京理工大学
电类综合实验报告
题目：多功能计时电路的设计--数字钟
姓名：马冯生
学号：114116001203
学院：材料学院
专业：材料加工工程
指导：电子技术中心
完成时间：2015年3月24日
目
录
一、引言
二、实验目的
三、实验设计要求
四、实验原理及框图
五、单元电路设计及其电路
六、实验中遇到的问题及解决方法
七、心得体会
八、元器件清单
一．
引言
随着数字技术在仪表和通信系统中的广泛应用，数字钟已经应用到生活的方方面面，而数字钟的功能也随着人们要求的提高在不断的增加，同时在数字技术的快速发展下，功能也越来越强大。
数字钟能够比传统的时钟更加精确的进行计时，并且能够实现多种显示。在调节方面，能够内嵌许多诸如报时、万年历、彩铃等计时以外的功能。
本设计在介绍数字钟工作原理的基础上，运用数字集成技术，来设计实现一个多功能数字钟。
二．
实验目的
1、通过实验掌握十进制加法计数、译码、显示电路的工作过程。
2、通过实验深入掌握电路的分频原理和数字信号的测量方法。
3、熟悉集成电路构成的计数、译码、显示器件的外部功能及其使用方法。
三．实验设计要求
1、秒信号发生电路：为计时器提供信号。
2、及时电路：完成0分00秒-9分59秒的计时功能。
3、清零电路：具有开机自动清零功能；在任何时候，按动清零开关，可进行计时器手动清零。
4、译码显示电路：显示计时电路产生的数字信息。
5、系统级联调试：将以上电路进行级联完成等计时器的所有功能。
四．实验原理及框图
图1
三位计时器示意图
数字钟示意图如图1所示，计时电路完成计时功能，并将计时结果传送至显示电路，进而实现显示功能。原理框图如图2所示，主要由计时电路、秒信号发生电路、清零电路和译码电路组成。计时电路在秒信号的作用下，产生0:00~9:59的循环计时，清零电路控制计时电路的清零端，实现时钟的清零，最终将计时电路的输出送至译码显示电路，实现时钟的显示。
图2
数字钟的原理框图
五．单元电路设计及其电路
1、
秒信号发生电路
图3
秒信号发生电路
秒信号发生电路为计时电路提供驱动信号，电路原理如图3所示。为提供较为精确的秒信号，本设计中振荡电路采用215Hz的石英晶体管为主体的晶振电路，并作为电路的秒信号源。由于震荡电路产生的源信号为215Hz，而秒的基准信号频率为1Hz，则需要对215Hz信号进行分频，得到1Hz信号，分频器采用CD4060和74LS74来实现，CD4060为14位二进制串行计数器，各脚管功能如表1所示，功能如表2所示。虽然CD4060内部有14级由T触发器构成的二分频器，但实际输出端只有10个：Q4~Q10、Q12~Q14、Q1~Q13以及Q13并不引出。为晶振电路的引出端，需接外部石英晶体。Cr为复零端，为高电平或正脉冲时振荡器停振。从输出功能看，CD4060能得到10中不同的分频系数，最小为24=16分频，最大为214=16384分频，即将215Hz送入该芯片，最大分频输出端Q14输出信号频率为2Hz。
表1
CD4060管脚功能
由于CD4060最多完成14级二分频，所以还需要再加一级分频，才能把4060输出的2Hz信号变成秒信号。外接二分频器可采用D触发器（74LS74）构成的二分频电路，74LS74管脚功能如表3所示，该芯片上有上片和下片两个D触发器，2Hz信号经过二分频电路得到1Hz的秒脉冲信号，即将D触发器的同相位输出Q端与触发信号连接在一起，复位端和控制端接电源，使该两端口无效，则Q端的输出信号即为1Hz的秒脉冲信号。
时钟输入端
CP0
时钟输出端
反相时钟输出端
Q4~Q10，Q12~Q14
计数器输出端
表2
CD4060功能表
输入
功能
CR
X
1
清零
↓
0
计数
↑
0
保持
表3
74LS74管脚功能
管脚号
引脚代码
引脚功能
管脚号
引脚代码
引脚功能
1
1
复位信号
8
2
反相位输出
2
1D
触发信号
9
2Q
同相位输出
3
1CP
时钟信号
10
2
控制
4
1
控制
11
2CP
时钟信号
5
1Q
同相位输出
12
2D
触发信号
6
1
反相位输出
13
2
复位信号
7
GND
地
14
VCC
电源
2、计时电路
该电路是本实验中的关键部分，有分计数器、秒十位计数器、秒个位计数器构成，电路均使用CD4518BCD码计数器来实现。CD4518管教如图45所示，该计数器为双十进制同步加法计数器，片子内部封装两个相同且独立的十进制计数器，每个计数器中都含有四位二进制的技术单元，每个计数器含有两个时钟输入端“CP”和“EN”，简称双时钟，可以根据使用要求来选择不同的始终输入，两者所不同在于“CP”端对始终的上升沿有效，“EN”读研对时钟的下降沿有效。该计数器功能表如表4所示。
表4
CD4518功能表
功能
输入
输出
Cr
CP
EN
QD
QC
QB
QA
清零
X
X
X
0
0
0
0
计数
0
↑
1
BCD码加法计数
保持
0
X
0
保持
计数
0
0
↓
BCD码加法计数
保持
0
1
X
保持
计时整体电路如图5所示，分位计数器和秒个位计数器均是从0~9循环计数（模10计数），可采用CD4518直接实现十进制计数功能；秒十位计数器为六进制计数器，需要将CD4518的模10计数变换为一个从0~5的模六计数：当4518计数到6时，将Qc，Qb引到与门74LS21的输入端，此时74LS21输出一个高电压送回至4518的Cr端，实现复位（4518回0），由于4518的Cr端为异步复位，因此4518余姚计数到6时才引出复位信号，并且6状态非常短暂，显示器并不显示，所以实际效果还是0~5显示。74LS21为四输入与门，片子内部封装两个相同且独立的四输入与门，该电路中只用到1个与门的2个输入，因此需要将该与门的其他两个输入端接5V电源+极，不可悬空不接。
搭建电路时，首先将所有芯片电源端（Vcc和GND端）分别连接至5V电源+、-极；对于秒个位计数器，将秒信号发生电路输出的秒信号（1Hz信号）送入秒个位计数器的2CP端，同时2EN端接5V电源+极，2Cr端接5V电源-极（注意：当清零电路搭建完成后，需将清零电路的输出替换2Cr端的5V电源-极），秒个位计数器即可完成0~9循环计数过程中唯一的下降沿，将此下降沿送至秒十位计数器的2EN端，即可实现秒十位计数器加1，实现进位），同时2CP端接5V电源+极，秒十位计数器即可在进位信号的驱动下完成0~5循环计数。对于分位计数器，将秒十位计数器的输出2Qc端送入分位计数器的2EN端，完成秒十位到分位的进位（当秒十位计数器从5跳至0时，2Qc端得到0~5循环计数过程中唯一的下降沿，将此下降沿送至分位计数器的2EN端，即可实现分位计数器加1实现进位），同时2CP端接5V电源+极，2Cr端接5V电源-极（注意：当清零电路搭建完成后，需将清零电路的输出替换2Cr端的5V电源-极），分位计数器即可完成0~9循环计数。
所用器件：CD4518（计数器）3片、74LS21（与门）1片。
图5
计时电路
3、清零电路
该电路具有开机清零和手动清零功能。电路原理如图6所示，将图5计时电路的秒个位和分位的清零端即CD4518的管脚15（高电压有效）原来的接5V电源-极导线拔开，将非门输出送至2Cr端，而秒十位CD4518的清零端原来接74LS21的输出，需要将此输出和图6中非门送入一个或门，再将或门输出送至秒十位CD4518的清零端，才能同时实现秒十位计数器的清零功能和模6计数功能。电路管脚连接如图7所示，对于清零电路，电路正常工作是开关打开，刚开机时，由于电容上的电压不能突变，电容两端初始为低电压，经过一个非门输出高电压，送到CD4518的2Cr端，整个计时电路清零，进而实现电路开机时清零，当电容充满电以后，非门的输入端为高电压，非门输出低电压，2Cr端无效，CD4518实现正常计数，电路正常工作。
按下开关后，电容、电阻组成一个回路，电容放电，当电容储存电量放完后，电容两端为低电压，即非门的输入端为低电压，非门输出高电压，送到CD4518的2Cr端，整个计时电路清零，进而实现电路手动清零。
所用器件：CD4069（非门）1片、74LS32（或门）1片，1kΩ电阻2个、10μF电容1个、开关1个。
图7
清零电路管脚连接图
4、
译码显示电路
译码显示电路采用三片CD4511显示译码器和三个七段共阴数码管，分位、秒十位和秒个位个采用一片CD4511和一个数码管。CD4511的作用是将计数器QA~QD输出的二进制代码译成特定的输出信号以供显示器按代码的原意显示成数字，译码器采用CD4511七段字型译码器。由a~g各个输出段信号，以控制点亮LED数码管的字型段，CD4511的输入端ABCD依次接计数器的QA~QD，及8421（BCD）码输出，CD4511有三个使能管脚。
电路从0:00~0:59循环计时，译码电路分别进行译码，采用共阴极七段LED数码管进行循环显示。CD4511的输入接到相应计数器的输出，而它的输出端与数码管的相应端相连，数码管通过300的电阻接地。
所用器件：CD4511(译码器)3片、300Ω电阻3个、LED数码显示管3个。
图9
译码显示电路
5、
校分电路
图10
校分电路原理图
如图10所示，校分电路能在开关闭合的情况下，实现分个位以0.5秒每个数的速度进行计数。同时，秒个位和十位并不走动。从而实现对于分个位显示器的校准。其原理为：正常计数时时开关打在“1”电平，下面的与非门被选通，上面的与非门被封锁，秒进位产生的脉冲送至分计数器的时钟端；当开关打在“0”电平时，上面的与非门被选通，下面的与非门被封锁，校分信号送至分计数器的时钟端。校分信号可由4060分频信号得到，一般选为2Hz。
6、总体电路连接图
将以上四个模块按照信号顺序连接，即可得到总体电路如图11所示。
图11总体电路
六、实验中遇到的问题及解决办法
（1）
一开始我的电路根本就不亮，经过检查发现由于原件位置摆放时的粗心导致的，经过重新放置，电路能够点亮。
（2）
其次，电路亮了之后发现秒个位的显示器右下角的红点点亮了，经过原理的论证，很快发现是由于左边的引脚走线时不小心摆放到了该引脚的线路上，导致这个引脚也接受到了信号，从而点亮，重新排布后，显示器回复正常。
（3）
之后，电路并不能正常的实现计数功能，只是每次导通后变换数字，经过线路的检查发现并无问题，通过助教的指导，学会使用二极管检查脉冲信号的通断，发现并无问题，然后使用万能表对线路实现了逐步排查，最后发现原来有个原件是换的，换过之后正常工作。
（4）
之后在校分电路的制作中还算顺利，只是在接通校分电路开关后，分个位在跳动的同时，秒十位也在跳动，结果发现是秒十位到分个位的那根信号线没拔，改正后，功能顺利实现。到此，实验顺利完成。
七、心得体会
本次设计对于动手能力的要求很强，但是同时对于原理的了解也是必要的。第一天老师布置完实验任务后，我就回去看数电书上相关的知识，也在网上查阅了这个电路的相应资料，大致了解了整个数字时钟原理和各个功能模块作用以及要用到的各个芯片的引脚和功能。果然由于对于原理的理解，在排线过程中起到了一定的作用。
这次试验中也让我知道了许多做电路实验的注意点和方法，对我今后做更复杂的实验奠定了基础。首先元件的布局要合理，并且元件之间的连线要做到尽量少交叉，连线要清晰；不同功能的元件或者端口之间可以用不同的颜色的线加以区分，特别是地线和电源线最好用黑线和红线连接，并且其它连线不要用这两种颜色，这样会给检查电路错误带来很大的方便。整个实验的电路比较复杂，但都是建立在简单的单一功能基础上的，因此每一部分的电路是下一步的基础，一定要做到每一部分线路正确，然后再开始下一部分电路的连接。最后，我体会很深的一点是一定要学会使用万用表，这对于检查错误很有效。就在我最后电路运行时，我遇到了很大的问题，用了几乎一下午检查连线，最后才发现了问题所在。
之后完成后还帮助同学的电路进行了检查，在助人为乐的同时，也增加了自己解决问题的能力。
总的来说，这次实验锻炼了我的动手能力、培养了我发现问题后解决问题的能力，同时也让我学会了把理论用于实践，这对于我今后的发展有很重要的意义。
八、元器件清单
元器件清单
元件名称
数量
元件名称
数量
215HZ晶振
1个
CD4069
1片
300电阻
3个
CD4518
3片
1K电阻
2个
CD4511
3片
22M电阻
1个
74LS74
1片
10pF电容
1个
74LS21
1片
20pF电容
1个
74LS32
1片
10uF电容
1个
数码管
3个
CD4060
1片
15
/
15